Nền tảng ựể thiết kế các mạch giải mã dùng IC rời là các cổng logic cơ bản phần này giới thiệu về các cổng logic cơ bản và phương pháp thiết kế mạch giải mã.
a. Các cổng logic cơ bản.
Cổng logic là tên gọi chung của các mạch ựiện tử có chức năng thực hiện các hàm logic. Cổng logic có thể ựược chế tạo bằng các công nghệ khác nhau (Lưỡng cực, MOS), có thể ựược tổ hợp bằng các linh kiện rời nhưng thường ựược chế tạo bởi công
38
nghệ tắch hợp IC (Integrated circuit). Chương này giới thiệu các loại cổng cơ bản, các họ IC số, các tắnh năng kỹ thuật và sự giao tiếp giữa chúng.
Biểu diễn các trạng thái logic 0 và 1: Trong hệ thống mạch logic, các trạng thái logic ựược biểu diễn bởi các mức ựiện thế. Với qui ước logic dương, ựiện thế cao biểu diễn logic 1, ựiện thế thấp biểu diễn logic 0. Ngược lại ta có qui ước logic âm. Trong thực tế, mức 1 và 0 tương ứng với một khoảng ựiện thế xác ựịnh và có một khoảng chuyển tiếp giữa mức cao và thấp, ta gọi là khoảng không xác ựịnh. Khi ựiện áp của tắn hiệu rơi vào khoảng này, mạch sẽ không nhận ra là mức 0 hay 1. Khoảng này tùy thuộc vào họ IC sử dụng và ựược cho trong bảng thông số kỹ thuật của linh kiện. Theo qui ước, mức logic 1 ựược thay bằng mức ựiện áp cao viết tắt là H (High), còn mức 0 ựược thay bằng mức ựiện áp thấp L (Low).
Cổng NOT.
Cổng NOT ựược thực hiện hàm phủ ựịnh trong ựại số Boole:
f = A
Bảng chân lý và trạng thái của các cổng NOT
A f 0 1 1 0 A f L H H L
Ghi theo giá trị lôgic Ghi theo mức logic
Bảng 3.2. Bảng chân lý và trạng thái của các cổng NOT
Cổng AND: Dùng thực hiện hàm AND 2 hay nhiều biến.
Cổng AND có số ngã vào tùy thuộc số biến và một ngã ra. Ngã ra của cổng là hàm AND của các biến ngã vào.
Cổng AND là mạch ựiện thực hiện hàm chuyển mạch: f = A.B hay f = A.B.C.D
Nguyên lý hoạt ựộng của cổng AND ựược mô tả bằng bảng chân lý và trạng thái như sau.
39 A B f 0 0 0 0 1 0 1 0 0 1 1 1 A B f L L L L H L H L L H H H
Ghi theo giá trị logic Ghi theo mức logic
Bảng 3.3. Bảng chân lý và trạng thái của cổng AND
Muốn cổng AND (2 lối vào) hoạt ựộng ta phải ựưa tới mỗi lối vào của nó một biến chuyển mạch hay là biến lôgic. Bởi vậy, nếu cổng AND có n lối vào, thì trong bảng trạng thái của nó sẽ có 2n hạng tắch. Bảng 1.1b, mô tả hoạt ựộng của cổng AND 2 lối vào. Cổng này thực hiện phép nhân logic, nên chỉ khi nào cả hai lối vào bằng 1, thì hàm ra mới bằng 1.
Cổng OR
Dùng ựể thực hiện hàm OR 2 hay nhiều biến.
Cổng OR có số ngã vào tùy thuộc số biến và một ngã ra.
Cổng OR là mạch ựiện thực hiện hàm cộng trong ựại số logic. Biểu thức của hàm OR là: f = A + B hay f = A + B + C + D + ...
Tương tự như cổng AND, nguyên lý hoạt ựộng của cổng OR, có thể giải thắch thông qua bảng chân lý và bảng trạng thái.
A B f 0 0 0 0 1 1 1 0 1 1 1 1 A B f L L L L H H H L H H H H
Ghi theo giá trị logic Ghi theo mức ựiện áp
Bảng 3.4. Bảng chân lý và trạng thái của OR
40
Cổng NAND
Dùng ựể thực hiện hàm NAND 2 hay nhiều biến.
Cổng NAND là mạch ựiện thực hiện hàm cộng trong ựại số chuyển mạch. Biểu thức của hàm NAND là: f = AB; f = ABCD Bảng trạng thái A B f 0 0 1 0 1 1 1 0 1 1 1 0 A B f L L H L H H H L H H H L Bảng chân lý Bảng trạng thái Bảng 3.5. Bảng chân lý và trạng thái của cổng NAND
Cổng NOR
Cổng NOR thực hiện hàm HOẶC Ờ Phủ ựịnh trong đại số Boole
Cổng NOR là mạch ựiện thực hiện hàm cộng trong ựại số chuyển mạch. Biểu thức của hàm NOR là:
B A
f = + hay f = A+B+C...
Hoạt ựộng của cổng NOR ựược giải thắch bằng bảng chân lý và bảng chức năng.
A B f 0 0 1 0 1 0 1 0 0 1 1 0 A B f L L H L H L H L L H H L Bảng chân lý Bảng chức năng
41
Cổng XOR (Hoặc tuyệt ựối)
Cổng hoặc tuyệt ựối còn có một số tên gọi khác cổng HOẶC loại trừ XOR
(Exelusiveor), cổng khác dấu, cổng cộng modun 2. đây là một loại cổng ghép phức tạp hơn NAND và NOR. Biểu thức logic ựầu ra của cổng là:
B A B A
f = . + . hoặc f = A⊕B Từ biểu thức ta có mạch logic của cổng XOR như hình 3.11
f A
B
Ớ
Ớ
Hình 3.11 Sơ ựồ của cổng XOR 2 lối vào
Phần tử hợp thành của cổng XOR gồm cả ba loại cổng lôgic cơ sở AND, OR, NOT.
A B f 0 0 0 0 1 1 1 0 1 1 1 0 A B f L L L L H H H L H H H L Bảng chân lý Bảng chức năng Bảng 3.7. Bảng chân lý và bảng chức năng của cổng XOR 2 lối vào
Cổng XNOR (không hoặc tuyệt ựối)
Cổng không hoặc tuyệt ựối còn có tên gọi là cổng ựồng dấu.
Cổng XNOR ựược tạo thành khi mắc nối tiếp cổng XOR và cổng NOT. Biểu thức logic ựầu ra:
B A AB B A f = ⊕ = + .
42 A B f 0 0 1 0 1 0 1 0 0 1 1 1 A B f L L H L H L H L L H H H Bảng chân lý Bảng trạng thái Bảng 3.8. Bảng chân lý và trạng thái của cổng XNOR 2 lối vào
b. Phương pháp thiết kế mạch giải mã.
Quá trình thiết kế nói chung của mạch tổ hợp gồm các bước ựược mô tả trên hình vẽ:
Hình 3.12. Các bước thực hiện thiết kế mạch giải mã
Phương pháp thiết kế logic các mạch tổ hợp là các bước cơ bản tìm ra sơ ựồ mạch ựiện logic từ các yêu cầu nhiệm vụ ựã cho.
Các bước của quá trình thiết kế có thể rút gọn trong bốn bước chắnh.
(1).Phân tắch yêu cầu
Yêu cầu nhiệm vụ thiết kế của vấn ựề logic thực có thể là những yêu cầu trình bày dưới dạng văn bản, cũng có thể là một bài toán logic cụ thể. Nhiệm vụ phân tắch là xác ựịnh cái nào là biểu số ựầu vào, cái nào là hàm số ựầu ra và mối quan hệ logic giữa chúng với nhau.
43
(2). Bảng chân lý:
đầu tiên, từ các yêu cầu cụ thể liệt kê thành bảng biểu diễn quan hệ tương ứng giữa trạng thái tắn hiệu ựầu vào và trạng thái hàm số ựầu ra. đó là bảng kê chức năng logic gọi tắt là bảng chức năng (hay là bảng trạng thái).
Tiếp theo ta thay các giá trị logic cho trạng thái, tức là dùng các chữ số 0 và 1 thay cho các trạng thái tương ứng của ựầu vào và ựầu ra. Kết quả ta có các giá trị thức logic gọi tắt là bảng chân lý.
Từ một bảng chức năng có thể ựược các bảng chân lý khác nhau, nếu thay giá trị logic khác nhau.
Vắ dụ: Sơ ựồ nguyên lý mạch ựiện sau
Hình 3.13. Mạch ựiện hai chuyển mạch mắc nối tiếp với bóng ựiện
Bảng chức năng (trạng thái) Chuyển mạch A Chuyển mạch B Bóng ựèn Z Ngắt Ngắt Nối Nối Ngắt Nối Ngắt Nối Tắt Tắt Tắt Sáng
Bảng 3.8. Bảng chức năng hai chuyển mạch
Từ bảng chức năng trên nếu thay ựổi giá trị logic theo 4 cách khác nhau sẽ ựược các biểu thức logic khác nhau.
Trường hợp a: 0 biểu thị ngắt và tắt, 1 biểu thị nối và sáng
44
Có bảng chân lý
Từ bảng chân lý suy ra biểu thức logic: Z = A.B Trường hợp b: 0 biểu thị nối và sáng
1 biểu thị ngắt và tắt Biểu thức logic: Z = A + B
Trường hợp c: 0 biểu thị ngắt và sáng 1 biểu thị nối và tắt Biểu thức logic: Z=A.B
Trường hợp d: 0 biểu thị nối và sáng 1 biểu thị ngắt và tắt Biểu thức logic: Z=A+B
Khi liệt kê bảng chức năng hoặc bảng chân lý, có thể không liệt kê các tổ hợp trạng thái tắn hiệu ựầu vào không thể có hay bị cấm. Những tổ hợp này cũng có thể ựược liệt kê, nhưng tại ựầu ra, ở trạng thái tương ứng ta ghi dấu chéo ỘXỢ, thường sử dụng các trạng thái ựánh dấu chéo ựể tối thiểu hoá hàm logic.
Ngoài bảng chân lý, ta còn có nhiều phương pháp ựể biểu diễn một hàm logic như: phương pháp ựại số, phương pháp bìa Karnaugh, phương pháp dùng giản ựồ xung.
(3).Tối thiểu hàm logic:
Thiết kế sơ ựồ mạch logic trực tiếp từ hàm số có ựược từ bảng chân lý thường là rất phức tạp. Còn sau khi ựã thực hiện tối thiểu hoá hàm logic, nói chung việc thiết kế thuận lợi hơn, không những chỉ dùng số linh kiện ắt hơn, mà còn nâng cao ựộ tin cậy của mạch logic. A B Z 0 0 1 1 0 1 0 1 0 0 0 1
45
Có nhiều phương pháp ựể tối thiểu một hàm logic bất kỳ nhưng tựu chung lại có hai phương pháp thường ựược sử dụng, ựó là:
Tối thiểu hàm logic bằng phương pháp ựại số: Sử dụng các tắnh chất của ựại số Boole ựể ựơn giản hàm logic. Phương pháp này có ưu ựiểm là ựơn giản nhưng có nhược ựiểm là khó tối thiểu ựược các hàm phức tạp, nhiều biến và không xác ựịnh ựược kết quả ựó ựã tối thiểu hay chưa.
Tối thiểu bằng phương pháp bìa Karnaugh: đây là phương pháp tối ưu ựể tối thiểu một hàm logic thông thường. Với ưu ựiểm tối thiểu ựược những hàm phức tạp, nhiều biết và cho kết quả chắc chắn. Phương pháp bìa Karnaugh ựược mô tả qua các bước như sau:
- Vẽ bảng Karnaugh:
Bảng Karnaugh thực chất là một dạng khác của bảng sự thật, trong ựó mỗi ô của bảng tương ựương với một hàng trong bảng sự thật.
để vẽ bảng Karnaugh cho n biến, người ta chia số biến ra làm ựôi, phân nửa dùng ựể tạo 2n/2 cột, phân nửa còn lại tạo 2n/2 hàng (nếu n là số lẻ, người ta có thể cho số lượng biến trên cột lớn hơn số lượng biến cho hàng hay ngược lại cũng ựược). Như vậy, với một hàm có n biến, bảng Karnaugh gồm 2n ô, mỗi ô tương ứng với tổ hợp biến này. Các ô trong bảng ựược sắp ựặt sao cho hai ô kề nhau chỉ khác nhau một ựơn vị nhị phân (khác nhau một bit), ựiều này cho thấy rất thuận tiện nếu chúng ta dùng mã Gray. Chắnh sự sắp ựặt này cho phép ta ựơn giản bằng cách nhóm các ô kề nhau lại.
- Chuyển hàm logic vào bảng Karnaugh.
Trong mỗi ô của bảng ta ựưa vào giá trị của hàm tương ứng với tổ hợp biến, ựể ựơn giản chúng ta có thể chỉ ghi các trị 1 mà bỏ qua các trị 0 của hàm. Nếu hàm không phải là dạng chuẩn, ta phải ựưa về dạng chuẩn bằng cách thêm vào các số hạng sao cho hàm vẫn không ựổi nhưng các số hạng chứa ựủ các biến. Nếu hàm có các giá trị không xác ựịnh ta ghi giá trị là ỘxỢ.
46
- Qui tắc gom nhóm
Các tổ hợp biến có trong hàm logic hiện diện trong bảng Karnaugh dưới dạng các số 1 trong các ô, vậy việc gom thành nhóm các tổ hợp kề nhau ựược thực hiện theo qui tắc sau:
Gom các số 1 kề nhau thành từng nhóm sao cho số nhóm càng ắt càng tốt. điều này có nghĩa là số số hạng trong kết quả sẽ càng ắt ựi.
Tất cả các số 1 phải ựược gom thành nhóm và một số 1 có thể ở nhiều nhóm.
Số số 1 trong mỗi nhóm càng nhiều càng tốt nhưng phải là bội của 2k (mỗi nhóm có thể có 1, 2, 4, 8 ... số 1). Cứ mỗi nhóm chứa 2k số 1 thì tổ hợp biến tương ứng với nhóm ựó giảm ựi k số hạng.
Nếu hàm có chứa các giá trị không xác ựịnh có thể coi là 1 hoặc 0 miễn sao ựảm bảo ựược các yếu tố trên.
- Qui tắc rút gọn:
Kết quả cuối cùng ựược lấy như sau:
Hàm rút gọn là tổng của các tắch: Mỗi số hạng của tổng tương ứng với một nhóm các số 1 nói trên và số hạng này là tắch của các biến, biến A (hay A ựảo) là thừa số của tắch khi tất cả các số 1 của nhóm chỉ chứa trong phân nửa bảng trong ựó biến A có giá trị 1 (hay 0). Nói cách khác nếu các số 1 của nhóm ựồng thời nằm trong các ô của biến A và A ựảo thì biến A sẽ ựược ựơn giản.
(4). Vẽ sơ ựồ logic:
Kết quả việc tối thiểu hoá là biểu thức logic OR Ờ AND. Căn cứ vào việc chọn lựa loại cổng logic cụ thể, cần biến ựổi biểu thức logic ựó thành dạng phù hợp. Vắ dụ, nếu chọn dùng cổng NAND phải có biểu thức dạng NAND hoặc dùng cổng NOR, AND phải có biểu thức tương ứng.
47
(5). Mô phỏng mạch ựiện:
Sau khi có ựược sơ ựồ nguyên lý từ các bước trên, ta phải mô phỏng hoạt ựộng của mạch ựiện. Quá trình mô phỏng có thể ựược thực hiện trên máy tắnh bằng các phần mềm thiết kế mạch có chức năng mô phỏng như: Orcad, Protius hay Altium DisignerẦ Cũng có thể ựược thực hiện thực tế trên panel với các linh kiện thực. Sau ựó sử dụng các thiết bị ựo như: đồng hồ vạn năng, máy hiện sóng Ầ ựể kiểm tra các thông số của mạch.
Mục ựắch của bước này là ựể kiểm tra các thông số trên mạch ựiện có ựạt yêu cầu hay không, nếu không ựạt yêu cầu có thể quay lại chỉnh sửa hoặc thay thế các linh kiện phù hợp hơn. Mô phỏng giúp ta giảm thiểu ựược các sửa ựổi khi ựã làm mạch thực tế.
(6). Thiết kế mạch in:
Thiết kế mạch in là quá trình chuyển ựổi giữa sơ ựồ nguyên lý trong lý thuyết sang sơ ựồ mạch in trong mạch thực tế.
Qua trình thiết kế mạch in có thể làm thủ công hoặc sử dụng các phần mềm chuyên dụng như ựã kể trên. Thực tế, hiện tại với sự phổ biến của máy tắnh và có rất nhiều các phần mềm tiện dụng trong thiết kế các mạch in giúp ta tiết kiệm rất nhiều thời gian và các ựường mạch in ựược tối ưu hơn. Quá trinh thiết kế mạch in bằng phần mềm gồm các bước như sau:
Vẽ sơ ựồ nguyên lý của mạch cần chuyển sang mạch in (có thể không cần ựối với một số phần mềm)
Chuyển sơ ựồ nguyên lý sang sơ ựồ mạch in bằng máy tắnh
Gia công mạch in: Có thể sử dụng phương pháp thủ công trên phắp phủ ựồng hoặc sử dụng máy tại các cơ sở chuyện gia công mạch in.
48
(7). Hàn gắn linh kiện:
Có thể nói, quá trình hàn gắn linh kiện lên mạch in quyết ựịnh rất nhiều ựến chất lượng của mạch ựiện. Quá trình này có thể làm thủ công bằng tay hoặc làm bằng các máy móc tự ựộng.
(8).Kiểm tra hoạt ựộng của mạch:
đây là bước cuối cùng ựể cho ra một sản phẩm thực tế. Sau khi hoàn thiện mạch ựiện, ta thường kiểm tra lại hoạt ựộng của mạch có ựạt với yêu cầu ựề ra ban ựầu hay không.
Tóm lại: Thiết kế là bài toán ngược với bài toán phân tắch. Nội dung thiết kế ựược thể
hiện theo tuần tự sau:
- Phân tắch bài toán ựã cho ựể gắn hàm và biến, xác lập mối quan hệ logic giữa hàm và các biến ựó
- Lập bảng trạng thái tương ứng
- Từ bảng trạng thái có thể viết trực tiếp biểu thức ựầu ra hoặc thiết lập bảng Cac nô tương ứng .
- Dùng phương pháp thắch hợp ựể rút gọn, ựưa hàm về dạng tối giản hoặc tối ưu theomong muốn
- Vẽ mạch ựiện thể hiện. - Mô phỏng mạch ựiện. - Thiết kế mạch in. - Hàn gắn linh kiện.
- Kiểm tra hoạt ựộng của mạch.
c. đặc ựiểm và cấu trúc của các IC cổng logic cơ bản đặc ựiểm