Address 000h – 0FFFh
2.7.3.2. Đặc tính AC Bảng 1.12 – Đặc tính AC của AT89C
Bảng 1.12 – Đặc tính AC của AT89C51 Ký hiệu Mô tả Thạch anh 12 MHz Thạch anh 16 - 24 MHz Đơn vị
Min Max Min Max
1/tCLCL Tần số thạch anh 0 24 MHz
tLHLL Độ rộng xung ALE 127 2tCLCL-40 ns
tAVLL
Khoảng thời gian từ lúc địa chỉ ổn định đến khi ALE xuống mức thấp
43 tCLCL-13 ns
tLLAX
Khoảng thời gian giữ lại địa chỉ sau khi
ALE xuống mức thấp 48 tCLCL-20 ns
tLLIV
Khoảng thời gian từ lúc ALE xuống mức thấp đến khi mã lệnh vào hợp lệ
233 4tCLCL-65 ns
tLLPL
Khoảng thời gian từ lúc ALE xuống mức thấp đến khi PSEN xuống mức thấp 43 tCLCL-13 ns tPLPH Độ rộng xung PSEN 205 3tCLCL-20 ns tPLIV
Khoảng thời gian từ lúc PSEN xuống mức thấp đến khi mã lệnh vào hợp lệ
145 3tCLCL-45 ns
tPXIX
Khoảng thời gian giữ lại mã lệnh sau tín hiệu PSEN
0 0 ns
tAVIV
Khoảng thời gian từ lúc đặt địa chỉ đến khi mã lệnh vào hợp lệ
312 5tCLCL-55 ns
tPXIZ
Khoảng thời gian thả nổi ngõ vào mã lệnh sau tín hiệu PSEN
tPXAV
Khoảng thời gian từ tín hiệu PSEN đến khi địa chỉ hợp lệ
75 tCLCL-8 ns
tPLAZ
Khoảng thời gian từ lúc PSEN xuống mức thấp đến khi thả nổi địa chỉ 10 10 ns tRLRH Độ rộng xung RD 400 6tCLCL-100 ns tWLWH Độ rộng xung WR 400 6tCLCL-100 ns tRLDV
Khoảng thời gian từ lúc RD xuống mức thấp đến khi dữ liệu vào hợp lệ
252 5tCLCL-90 ns
tRHDX
Khoảng thời gian giữ lại dữ liệu sau tín hiệu RD
0 0
tRHDZ
Khoảng thời gian thả nổi dữ liệu sau tín hiệu RD
97 2tCLCL-28 ns
tLLDV
Khoảng thời gian từ lúc ALE xuống mức thấp đến khi dữ liệu hợp lệ
517 8tCLCL-150 ns
tAVDV
Khoảng thời gian từ lúc đặt địa chỉ đến khi
dữ liệu hợp lệ 585
9tCLCL-165 ns
tLLWL
Khoảng thời gian từ lúc ALE xuống mức thấp đến khi RD hay
WR xuống mức thấp
200 300 3tCLCL-50 3tCLCL+50 ns
tAVWL
Khoảng thời gian từ lúc đặt địa chỉ đến khi
RD hay WR xuống mức thấp
203 4tCLCL-75 ns
tQVWX
Khoảng thời gian từ lúc dữ liệu hợp lệ đến khi WR chuyển mức logic
23 tCLCL-20 ns
tQVWH
Khoảng thời gian từ lúc dữ liệu hợp lệ đến khi WR lên mức cao
433 7tCLCL-120 ns
lại dữ liệu sau tín hiệu WR
tRLAZ
Khoảng thời gian từ lúc RD xuống mức thấp đến khi thả nổi địa chỉ
0 0 ns
tWHLH
Khoảng thời gian từ lúc RD hay WR lên mức cao đến khi ALE lên mức cao 43 123 tCLCL-20 tCLCL+25 ns ns ns ns ns ns ns Các đặc tính AC được mô tả trong các hình vẽ sau:
Hình 1.18 – Chu kỳ đọc bộ nhớ chương trình ngoài
23 37 37 34 Q4 26 27 33 5 8 14 Y 0 18 4 BÀI TẬP CHƯƠNG 1
1. Giải thích tại sao thường phải có điện trở kéo lên (pull-up) tại Port 0? Trường hợp nào không cần sử dụng điện trở này?
2. Thiết kế mạch giải mã địa chỉ dùng 74LS138 cho 1 RAM 8 KB, 1 RAM 4KB và 1 ROM 16 KB. 3. Cho bản đồ bộ nhớ sau: Bộ nhớ Địa chỉ RAM1 1000h – 1FFFh RAM2 3800h – 3FFFh ROM 8000h – 9FFFh
Lập bản đồ bộ nhớ đầy đủ và thiết kế mạch giải mã địa chỉ theo bản đồ trên. 4. Cho mạch như hình vẽ. Xác định địa chỉ các chân CS. Cho biết chân nào dùng
để đọc, chân nào dùng để ghi.