2.3 Cấu trúc phần cứng
2.3.3 Trạm điều khiển trung kế SMT
Vai trò của trạm điều khiển trung kế SMT
Trạm điều khiển trung kế SMT thực hiện chức năng giao tiếp giữa PCM và trung tâm chuyển mạch. Các PCM này tới từ:
Trung tâm chuyển mạch khác.
Bộ tập trung thuê bao xa CSED.
Đơn vị truy nhập thuê bao số từ xa CSND
Thiết bị thông báo số đã được ghi sẵn.
Trạm điều khiển trung kế SMT bao gồm các bộ điều khiển PCM hay còn gọi là các đơn vị đấu nối ghép kênh URM chúng có các chức năng chính như sau:
Theo hướng từ PCM tới trung tâm chuyển mạch :
Chuyển đổi mã HDB3 sang mã nhị phân.
Luận văn tốt nghiệp Trang 27 Trần Văn Anh
Tách báo hiệu kênh riêng.
Quản trị các kênh báo hiệu kênh riêng trong khe 16.
Đấu nối chéo các kênh giữa PCM và LR.
Theo hướng từ trung tâm chuyển mạch tới PCM :
Chuyển đổi từ mã nhị phân sang mã HDB3.
Chèn báo hiệu kênh riêng.
Quản trị các kênh báo hiệu kênh riêng trong khe 16.
Đấu nối chéo các kênh giữa LR và PCM.
Trạm điều khiển trung kế SMT gồm hai loại đó là SMT thế hệ một (ký hiệu SMT1G) và thế hệ hai (ký hiệu SMT 2 G).
Chức năng của chúng giống nhau nhưng khác nhau bởi phương thức xây dựng hệ thống điều khiển trong từng loại.
Vị trí của trạm điều khiển trung kế SMT1G Trạm điều khiển trung kế SMT1G được nối tới :
Các đơn vị bên ngoài : đơn vị truy nhập thuê bao số từ xa CSND, bộ tập trung thuê bao số từ xa CSED và các trung kế khác bởi tối đa là 32 PCM.
Ma trận đấu nối bởi 32 LR tạo thành 4 nhóm đường mạng (4GLR) để mang thông tin của các kênh thoại và báo hiệu số 7.
Mạch vòng truy nhập trạm điều khiển chính MAS để trao đổi thông tin với các trạm SMX, SMA và SMC.
Mạch vòng cảnh báo MAL để thu thập các cảnh báo nguồn để đưa về SMM xử lý.
Luận văn tốt nghiệp Trang 28 Trần Văn Anh
LR
Thoáng báo Trung Keá
CSNL
CSED
CSND SMT
(1-16)x2
SMT
(1-16)x2
SMA
(2-31)
SMA
(2-31)
STS
1x3
STS
1x3
SMC
(2-14)
SMC
(2-14)
SMM
1x2
SMM
1x2 LR
LR
TMN MAL
SMX
(1 to 8) x2
1 MIS (1 - 4) MAS
Hình 2.14: Vị trí của trạm SMT trong OCB– 283 2.3.3.a Cấu trúc tổng quan của trạm điều khiển trung kế SMT1G
SMT1G quản lý 32 đường PCM, các đường này chia làm 8 nhóm đấu nối vào 8 module, mỗi nhóm gồm 4 PCM. Cả 8 module này do một phần mềm đơn vị điều khiển là LOGUR quản trị. Để nâng cao độ tin cậy, để bảo đảm SMT hoạt động không bị gián đoạn thì LOGUR và phần mềm nhận biết LAC tương ứng với từng module đều có cấu trúc kép. Các kết cuối PCM và bảng chọn lựa mặt hoạt động có cấu trúc đơn. Vì vậy SMT có hai mặt logic :
Mặt hoạt động sẽ xử lý chuyển mạch và các chức năng phòng vệ có liên quan tới chuyển mạch.
Mặt dự phòng để cập nhật, giám sát mặt hoạt động và thực hiện chức năng sửa chữa theo yêu cầu từ SMM.
Mặt dự phòng sẽ trở thành mặt hoạt động theo yêu cầu từ SMM hay do sự cố trong mặt hoạt động.
Tổ chức module của trạm điều khiển trung kế SMT1G
Một module quản trị 4 PCM (mỗi PCM gồm 32 kênh). Module được tạo nên từ hai phaàn :
- Một đầu cuối kết nối PCM: được tạo nên từ 4 bảng biến đổi mã ICTR1, các bảng ICTR1 này thực hiện các chức năng :
Bên thu : biến đổi mã HDB3 thành mã nhị phân và khôi phục đồng hồ từ đường truyền.
Bên phát : biến đổi mã nhị phân thành mã HDB3 từ đường truyền và đồng hồ nội hạt.
- Một logic nhận biết có cấu trúc kép (LAC0 & LAC1) với chức năng chính là :
Luận văn tốt nghiệp Trang 29 Trần Văn Anh
Đồng bộ đồng hồ tái tạo từ đường thu với đồng hồ nội bộ của tổng đài.
Phát hiện các cảnh báo.
Xử lý mã sửa sai CRC4 nhận được.
Đấu nối chéo các kênh thoại hoặc các kênh số liệu.
Chèn và tách báo hiệu.
Tính toán và chèn mã sửa sai CRC4.
Các LAC0 do LOGUR0 điều khiển, còn các LAC1 do LOGUR1 điều khiển. Mỗi LAC do một bảng mạch in ICMOD thực hiện. Cấu trúc của LOGUR được mô tả trong hình 2.15
Caáu truùc cuûa LOGUR
Một nửa hệ thống có khả năng xử lý toàn bộ lưu lượng 32 PCM. Sự chọn lựa mặt hoạt động do bảng giám sát SMT thực hiện. LOGUR quản trị 8 logic nhận biết (8 LAC) và quản trị thông tin hai chiều với LOGUR khác và với các thành phần bên ngoài. Hoạt động của LOGUR trong SMT 1G được minh hoạ trong hình 2.15, trong đó 3 bộ xử lý đảm nhận chức năng :
Luận văn tốt nghiệp Trang 30 Trần Văn AnhLTM
L A
ICTR1
transcoder
ICTR1
transcode r
ICTR1
transcode r
ICTR1
transcode r
Đồng bộ Trộn
THUÛ TUẽC CRC
PHÁT BÁO HIEÄU
THU BÁO HIEÄU
LAC1 ICMOD LAC0 ICMOD
L A LTM
LVS M
Keát cuoái PCM
LVSM
Bus soỏ lieọu
Hình 2.15: Tổ chức của module
2 bộ xử lý phụ trợ A và B thực hiện công việc chuyển mạch và quản trị cảnh báo của các logic có liên quan (bảng mạch in ICPRO-A và ICPRO-B).
Một bộ xử lý chính thực hiện việc trao đổi, điều khiển, giám sát các nhiệm vụ của các bộ xử lý phụ và thực hiện chức năng bảo dưỡng bộ phận mà nó quản lý. Một bộ nhớ trao đổi cho phép thông tin hai chiều giữa bộ xử lý chính và các bộ xử lý phụ và với logic khác (bảng mạch in ICMEC).
Các bộ nhớ dùng chung cho các bộ xử lý phụ trợ bao gồm các bảng biến đổi mã dùng cho xử lý báo hiệu kênh riêng (bảng mạch in ICCTM).Việc trao đổi với các thành phần điều khiển thông qua mạch vòng thông tin MAS (ACAJA/ ACAJB) thông qua bảng mạch in ICDIM. Bảng mạch in ICDIM thực hiện giao tiếp giữa MAS với các bảng mạch ICPRO và giữa bộ ghép nối MAS với các module thu phát báo hiệu kênh riêng. Hình 2.17. mô tả cấu trúc phần cứng của trạm SMT 1G.
Luận văn tốt nghiệp Trang 31 Trần Văn Anh
MAS
Module trao đổi
Giao dieọn Module-coupler
Bộ xử lý chính
Bộ nhớ trao đổi
Bộ xử lý phô A
Bộ xử lý phụ trợ B
Module 0 Module 1 Module 2 Module 3 Bộ xử lý
phụ trợ A
Module 4 Module 5 Module 6 Module 7
Bảng biến đổi mã
Tới LOGUR khác
Hình 2.16: Tổ chức LOGUR
Luận văn tốt nghiệp Trang 32 Trần Văn Anh
16 PCM
MAS
A C A J A
A C A J B
I C D I M
I C P R O
I C M E C
I C S D T
I C P R O
I C C T M
ALA
C V
C V
I C M O D 3
I C M O D 2
I C M O D 1
I C M O D 0
I C P R O
To LAC module 4-7
LOGUR 0
(A) (B)
5V 5V
MAS
A C A J A
A C A J B
I C D I M
I C P R O
I C M E C
I C S D T
I C P R O
I C C T M
ALA
C V
C V
I C M O D 3
I C M O D 2
I C M O D 1
I C M O D 0
I C I D I C I D
I C P R O
Đến LAC của module 4-7
LOGUR 0
(A) (B)
5V 5V
Mạch vòng cảnh báo
Hình 2.17: Cấu trúc vật lý của trạm SMT
2.3.3.b Cấu trúc chức năng trạm SMT 2G
Chức năng của SMT 2G:
Đấu nối và quản trị 128đường PCM tốc độ cơ sở 2Mbit/s
Quản trị các kết cuối PCM
Thu và phát báo hiệu
Tiền xử lý báo hiệu kênh riêng CAS
Phát và thu các tín hiệu đồng bộ
Luận văn tốt nghiệp Trang 33 Trần Văn Anh
SMT 2G giao tiếp với tổng đài khác bằng các đường PCM, CSND, CSED, máy thông báo giống như trong SMT 1G.
Caỏu truực toồng quan:
SMT 2G được cấu thành từ 3 khối chức năng:
Khối điều khiển có cấu trúc kép, gồm hai phân hệ xử lý SMT A và SMT B, hai phân hệ này hội thoại với nhau bằng liên kết LISM, sử dụng giao thức HDLC.
Phần không kép là các kết cuối tổng đài ET
Khối chức năng chọn lựa và khuyếch đại nhánh SAB.
Hình 2.18: Caáu truùc SMT 2G
SMT 2 G được xây dựng xung quanh hệ thống đa xử lý A8300 - hình 2.19, bao goàm:
Coupler chính, do một cặp bảng ACAJA/ACAJB thực hiện
Bộ xử lý chính, do bảng ACUTG thực hiện
Bộ nhớ chung, do bảng ACMGS thực hiện
Luận văn tốt nghiệp Trang 34 Trần Văn Anh
Giao tieáp ma trận SAB
Giao tieáp PCM
128 ET 128
PCM 128 LR phía A
A
128 LR phía A
SMT A SMT B
LISM
MAS
Lieân keát BETP
BETP: Bus đấu nối bộ xử lý két cuối tổng đài ETP với trạm điều khiển. Mỗi ETP đấu nối đến một trạm điều khiển mặt A bằng Bus BETP A, còn phía còn lại đấu nối bằng Bus BETP B. Giao thức thông tin được sử dụng trên Bus BETP là giao thức LAP D, tốc độ 750 Kbít/s.
LISM: Liên kết giữa trạm điều khiển phía A và phía B. Trong hai trạm này trạm nào hoạt động, trạm đó sẽ xử lý toàn lưu lượng.
Bảng ICTRQ
Trong SMT 2G bảng ICTRQ kết cuối 4 PCM. Mỗi bộ xử lý kết cuối ETP điều khiển một PCM, hình vẽ 4.2. mô tả cấu trúc bảng mạch ICTRQ.
ETP thực hiện chức năng:
Giao tiiếp giữa PCM và LA
Xử lý mã HDB-3
Đồng bộ PCM với đồng hồ tổng đài
Quản trị lỗi
Xử lý mã CRC 4
Quản tị và định vị cảnh báo
Thu và phát báo hiệu kênh riêng CAS
Trên bảng ICTRQ còn có các bộ đấu nối được sử dụng để thực hiện 4 kiểu đấu vòng khác nhau. hình 2.19 và 2.20
Luận văn tốt nghiệp Trang 35 Trần Văn Anh
M A S
LR
BETP 1(A) BETP 2(A)
64 PCM
64 PCM SMTA
Bus BSM A
C A J B A C A J A
A C T U G
A C M G S
I C T S M 1
I C T S M 2
A C A L A
Bus BSM
A C A J B A C A J A
A C T U G
A C M G S
I C T S M 1
I C T S M 2
A C A L A SMTB
L I S M2 L
I S M1 B
A S C
I C T R Q
16
I C T R Q
16
BETP 1(B) BETP 2(B)
ICIDS (8)
PhÝa A ICIDS (8) PhÝa B LR
128 128
Hình 2.19: Cấu trúc phần cứng của SMT 2G
Luận văn tốt nghiệp Trang 36 Trần Văn Anh
PCM 0
PCM 1
PCM 2
PCM 3 ICTSM SMT A
ICTSM SMT A
64 LR ICTRQ 15
ICTRQ2 ICTRQ1
ICTRQ0
ETP 0
ETP 1
ETP 2
ETP 3
BETP A
BETP A Bus choáng
tranh chaáp
Bus choáng tranh chaáp
4 ICIDS 64 LA
4
4 4
LAE/LAS
Hình 2.20: Cấu trúc bảng ICTRQ 2.3.4 Trạm cơ sở thời gian và đồng bộ (STS)
2.3.4.a Chức năng của trạm cơ sở thời gian và đồng bộ (STS) Trạm cơ sở thời và đồng bộ gồm 2 chức năng chính :
Giao tiếp với các đồng hồ đồng bộ ngoài, ký hiệu là HIS.
Tạo cơ sở thời gian cho tổng đài, có cấu trúc bội ba ký hiệu là BTT.
Ngoài ra STS phát các cảnh báo do BTT và HIS tạo ra, chuyển chúng vào mạch vòng cảnh báo MAL.
2.3.4.b Cấu trúc của trạm cơ sở thời gian và đồng bộ.
Để thực hiện hai chức năng nêu trên, STS có cấu trúc như trong hình 2.21
Luận văn tốt nghiệp Trang 37 Trần Văn Anh
Hình 2.21: Cấu trúc của trạm cơ sở thời gian và đồng bộ MCX A/MCX B : Nhánh A/B của ma trận chuyển mạch chính.
OSC : Bộ dao động thực hiện bằng 3 bảng mạch in RCHOR.
HIS : Giao tiếp đồng bộ bên ngoài được tạo từ 1 tới 2 bảng mạch in RCHIS.
STS goàm :
Một bộ tạo cơ sở thời gian có cấu trúc bội ba OSC0, OSC1, OSC2.
Một giao tiếp đồng bộ ngoài có thể có cấu tạo kép HIS0, HIS1.
Mỗi bộ giao tiếp đồng bộ ngoài có thể nhận 4 đường đồng hồ từ các luồng PCM.
Hai bộ đồng bộ ngoài được thực hiện bởi hai bảng mạch in RCHIS hoạt động ở chế độ hoạt động/ dự phòng.
STS tạo ra các tín hiệu đồng hồ để cung cấp cho các đơn vị đấu nối CSNL, SMA, SMT qua SMX.
2.3.5 Ma trận chuyển mạch MCX.
2.3.5.a Vai trũ của lừi ma trận chuyển mạch CCX
Lừi ma trận chuyển mạch CCX thực hiện đấu nối giữa cỏc kờnh ghộp thời gian của các CSNL, các SMT và các SMA. Nói một cách tổng quát CCX thực hiện các chức năng sau :
Đấu nối đơn hướng giữa bất kỳ một kênh vào VE nào với bất kỳ một kênh ra VS nào. Số lượng kết nối đồng thời bằng số lượng các kênh ra.
Đấu nối bất kỳ một kênh vào nào với M kênh ra.
Luận văn tốt nghiệp Trang 38 Trần Văn Anh
2048 KHz
4
Đồng bộ
Đường đồng bộ Đồng bộ
HIS
Cơ sở thời gian BBT
OSC 0
OSC 1
OSC 2
MCX A
MCX B
CSNL
SMT
SMA
RCHIS 0
RCHIS 1
chung giữa trung kế và trung kế hay giữa trung kế và SMA.
2.3.5.b Tổ chức hệ thống ma trận chuyển mạch CCX Hệ thống ma trận chuyển mạch CCX bao gồm :
Ma trận chuyển mạch chủ MCX, thực hiện:
• Chuyển mạch 16-bit, có 3 bit dự phòng.
• Ma trận chuyển mạch có dung lượng 2048 LR x 2048 LR với một tầng chuyển mạch thời gian.
• Module chuyển mạch 64 LR x 64 LR.
Chức năng chọn lựa nhánh chuyển mạch và khuyếch đại SAB :
• Chọn lựa nhánh chuyển mạch (MCX A hoặc MCX B).
• Khuyếch đại tín hiệu trên các đường LR.
• Giao tiếp với các trạm đấu nối như CSNL, SMT, SMA,..
• Giao tiếp phân phối thời gian.
Các đường mạng LR:
• Tốc độ 4Mbit/s.
• Module đấu nối 8 LR (Mỗi GLR gồm 8 LR và 1 đường đồng hồ).
Tất cả các thiết bị trên đều có cấu trúc kép.
Luận văn tốt nghiệp Trang 39 Trần Văn Anh
Hệ thống ma trận đấu nối ( CCX)
LR A LR B
SMT SMA CSNL
SMT SMA CSNL
SAB MCX B SAB
SAB MCX A SAB
LA LA
LA LA LR B
LR A LR B
Trạm hay CSNL Chuyển mạch chủ Trạm hay CSNL
Hình 2.22: Tổ chức của CCX
2.3.5.c Hoạt động của hệ thống ma trận chuyển mạch CCX
Các đấu nối được thực hiện trên cả hai nhánh.
Việc lựa chọn nhánh hoạt động cho các khe thời gian thực hiện dựa trên việc sự so sánh các khe thời gian ra trên từng nhánh.
3 bit điều khiển cho phép các nhánh thực hiện các chức năng sau :
• Mang bit chẵn lẻ của khe thời gian từ SAB vào tới SAB ra.
• Thiết lập và chọn lựa nhánh hoạt động.
• Giám sát các kết nối theo yêu cầu.
• Đo kiểm chất lượng truyền dẫn theo yêu cầu.
Giám sát các khối được thực hiện nhờ phần mềm quản lý đấu nối ML GX.
5 bit thêm vào dành riêng cho các ứng dụng trong B-ISDN.
2.3.5.d Ma trận chuyển mạch chính MCX
MCX xây dựng xung quanh A8300 được mô tả trong hình 2.23.
Luận văn tốt nghiệp Trang 40 Trần Văn Anh
0 255
256 511
1792 2047
0
1 255
2 3 4 5 6 7 8
256 LRE
Coup.
matrix CMP
SMX 1
ILR
256 LRS
Ma trËn 0
2048 x 256 M
A S ILR
256
1 511
2 3 4 5 6 7 8
Coup.
matrix CMP
SMX 2 ILR
256 LRS
Ma trËn 1
2048 x 256 MA
S ILR
256 LRE
1792 2047
1 2 3 4 5 6 7 8
Coup.
matrix
CMP
SMX 8
ILR
256 LRS
Ma trËn 7
2048 x 256 MA
S ILR
256
Hình 2.23: Cấu trúc một nhánh MCX
Một Coupler chính nối tới MAS để hội thoại với các trạm khác, trong đó đựợc cài đặt phần mềm điều khiển ma trận chuyển mạch ML COM.
Một Coupler ma trận nối tới trường chuyển mạch thời gian.
Các giao tiếp đường ma trận ILR, cho cực đại 256 đường LR vào và 256 LR ra.
Ma trận chuyển mạch chính MCX gồm có 2 nhánh và nếu đứng trên góc độ phần cứng thì có thể nói nó được tạo nên từ các SMX. Một nhánh của MCX gồm từ 1 tới 8 SMX.
Mỗi SMX nhận 3 tín hiệu thời gian từ 3 bộ tạo sóng của STS, sau khi thực hiện lựa chọn đa số thì phân phối đồng hồ thời gian cho các đường mạng (ILR biến đổi song song <->nối tiếp, do bảng mạch in RCID thực hiện).
Luận văn tốt nghiệp Trang 41 Trần Văn Anh
Mỗi SMX xử lý 256 LR vào và 256 LR ra với ILR của chúng. Tại lối ra của ILR là đường đấu nối vào LCXE với các chỉ số giống nhau được ghép vào cùng vị trí trên tất cả các SMX. Mỗi ma trận chuyển mạch thời gian có khả năng điều khiển bất bất kỳ một khe thời gian nào trong số 2048 LR vào tới bất kỳ một khe thời gian nào trong số 256 LR ra. SMX đựợc thiết kế theo module, dựa trên module cơ sở, mỗi module này là 1 bảng đấu nối chuyển mạch thời gian RCMT:
64 LR cho ma trận chuyển mạch thời gian RCMT.
16 LR cho giao tiếp đường mạng RCID.
Hình 2.24: Tổ chức của SMX
2.3.6 Các đặc tính của mạch vòng thông tin (Token Ring)
Alcatel 1000E10 sử dụng loại mạch vòng thông tin với các đặc trưng tổng quát sau :
Được xây dựng theo chuẩn (IEEE 802.5).
Tối đa có 250 trạm trên một vòng.
Tốc độ 4 Mbit/s.
Truyền dẫn không đồng bộ trực tiếp giữa các trạm.
Luận văn tốt nghiệp Trang 42 Trần Văn Anh
256 LRE
MAS
Toỏi ủa 1792 LCXE từ các SMX khác
Tới các SMX khác
Giao tiếp đường mạng ILR
Ma trận chuyển mạch thời gian
2048 LRE x 256 LRS Coupler ma trận
CMP
256 LCXE
Giao tiếp đường mạng ILR Giao tiếp đường mạng ILR
256 LCXS
256 LRS
Hình 2.25: Vị trí của các mạch vòng thông tin trong A1000 E10
2.3.7 Trạm đa xử lý vận hành và bảo dưỡng (SMM) Trạm vận hành và bảo dưỡng SMM có chức năng :
Giám sát và quản lý hệ thống Alcatel 1000 E10.
Lưu trữ số liệu hệ thống.
Điều khiển phòng vệ trạm.
Luận văn tốt nghiệp Trang 43 Trần Văn Anh
LR
Thoáng báo Trung Keá
CSED
CSND SMT
(1-16)x2
SMT
(1-16)x2
SMA
(2-31)
SMA
(2-31)
STS
1x3
STS
1x3
SMC
(2-14)
SMC
(2-14)
SMM
1x2
SMM
1x2 LR
TMN MAL
SMX
(1 to 8)x2
1 MIS (1 - 4) MAS
LR
Thoáng báo Trung Keá
CSNL
CSED
CSND SMT
(1-16)x2
SMT
(1-16)x2
SMA
(2-37)
SMA
(2-37)
STS
1x3
STS
1x3
SMC
(2-14)
SMC
(2-14)
SMM
1x2
SMM
1x2 LR
LR
TMN MAL
SMX
(1 to 8) x2
1 MIS (1 - 4) MAS
Giám sát các mạch vòng thông tin.
Xử lý thông tin Người-Máy.
Khởi tạo và khởi tạo lại.
Hình 2.26: Vò trí cuûa SMM
SMM có cấu trúc kép hoạt động theo kiểu Hoạt động/ Dự phòng được kết nối với các thiết bị thông tin sau :
Mạch vòng liên trạm MIS qua Coupler phụ CMS để điều khiển, trao đổi thông tin với các trạm SMC.
Vòng cảnh báo MAL để thu thập cảnh báo.
SMM có thể được kết nối tới mạng quản trị viễn thông TMN thông qua giao thức thoâng tin X.25.
2.3.7.a Cấu trúc chức năng SMM Toồng quan veà SMM
Luận văn tốt nghiệp Trang 44 Trần Văn Anh
Hình 2.27: Cấu trúc tổng quan SMM
1 bộ nhớ phụ nối tới các bus giao tiếp hệ thống máy tính nhỏ (SCSI), mà bộ nhớ này do SMM-A hay SMM-B điều khiển.
Các giao tiếp bên ngoài được ấn định cho trạm hoạt động thông qua Bus ngoại vi.
Trong cấu hình kép SMM gồm 2 trạm điều khiển mà về mặt vật lý nhận dạng là SMM-A & SMM-B. Hai phía hội thoại với nhau bằng giao thức HDLC qua Coupler kép. Một trong hai trạm là trạm hoạt động còn trạm kia là trạm dự phòng. Phía nào hoạt động thì sẽ quản trị phần có cấu trúc đơn.
Luận văn tốt nghiệp Trang 45 Trần Văn Anh
Bé nhí phô
(Băng từ, ổ đĩa , Streamer)
Các giao tiếp với bên ngoài (MAL, TMN, PC)
Hệ thống đa xử
lý A8300 Hệ thống đa xử lý
A8300
Caỏu truực ủụn
SMM B
Bus SCSI A B
Streamer tap
e disk
CMS UC1 MC1 UC2 MC2 Coupler
keùp
Coupler SCSI
Xbus : 32-bit data Xbus : 32-bit data
Coupler
COM SMM
A
Terminal bus Terminal bus
Coupler khoâng đồng bộ
Coupler cảnh báo ( MAL)
Coupler đồng bộ (x25)
MIS