Các toán tử Shift Verilog

Một phần của tài liệu (TIỂU LUẬN) báo cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số (Trang 25 - 31)

Verilog sử dụng các toán tử shift và yêu cầu hai toán hạng. Các toán tử này là được sử dụng để thực hiện các hoạt động chuyển dịch. Bảng 1.9 mơ tả chức năng của sự thay đổi

Ví dụ 1.9 ( tiếp theo )

Bảng 1.7 Toán tử nối và sao chép

Toán tử {} {m,{}}

module concatenation_operator (a, b, y); input [2:0] a, b; output [15:0] y; parameter c = 3’b010; reg [15:0] y; always @ ( a or b) begin y = { a, b, (3{c}}, 3’b111 }; end endmodule

Toán tử nối và sao chép được sử dụng với các toán hạng 'a', 'b' và tham số

Bảng 1.8 Các toán tử giảm Verilog Toán tử & ~& | ~| ^ ~^ or ^~

module reduction_operator ( a, y1, y2, y3, y4, y5, y6 ); input [3:0] a;

output y1, y2, y3, y4, y5, y6; reg y1, y2, y3, y4, y5, y6; always @ (a) begin y1 = &a; y2 = ~&a; y3 = |a; y4 = ~|a; y5 = ^a; y6 = ~^a; end endmodule

Sau khi thực hiện giảm, giá trị bit

đơn được gán cho lần xuất tương ứng

Ví dụ 1.11( tiếp theo )

Tốn tử Tên << Sang trái >> Sang phải

// Toán tử dịch chuyển

module shift_operator (a, y1, y2);

input [3:0] a,; output [3:0] y1, y2; parameter b = 2; reg [3:0] y1, y2; always @ ( a ) begin y = a >> b; y = a << b; end endmodule

'Y1' được gán cho giá trị được tính sau khi thực hiện dịch chuyển sang trái.

'Y2' được gán cho giá trị được tính sau khi thực hiện dịch chuyển phải logic

1.7 Tóm tắt

Như đã thảo luận trước đó, Verilog là một ngơn ngữ phân biệt chữ hoa chữ thường và được sử dụng để thiết kế và xác minh các mạch logic. Sau đây là những điểm chính để tóm tắt chương này.

1. Verilog là một ngôn ngữ mô tả phần cứng hiệu quả để mô tả thiết kế chức năng.

2.Mặc dù có các kiểu mơ tả khác nhau, nhưng trên thực tế, nhà thiết kế sử dụng Kiểu mã hóa RTL để viết mã RTL. Verilog hỗ trợ đồng thời và tuần tự kiểu dáng.

3.Verilog được sử dụng như một HDL hiệu quả và hỗ trợ bốn giá trị, lôgic ‘0’, lôgic ‘1’, trở kháng cao ‘z’ và ‘x’ không xác định.

4.Verilog sử dụng câu lệnh đồng thời và tuần tự. Verilog HDL hỗ trợ các toán tử khác nhau để thực hiện các phép toán logic và số học.

5. Verilog được sử dụng cho cả thiết kế và xác minh logic kỹ thuật số.

6.Verilog phân biệt chữ hoa chữ thường và có thể tổng hợp và khơng thể tổng hợp cấu trúc.

Chương 4

Một phần của tài liệu (TIỂU LUẬN) báo cáo môn học THIẾT kế LOGIC số sự phát triển của thiết kế logic số (Trang 25 - 31)

Tải bản đầy đủ (DOCX)

(51 trang)
w