4.3.3.1. Thực hiện trên Kit Virtex 4
Để thực hiện được trên Kit Virtex 4 từ sơ đồ mô phỏng đã được xây dựng ta cần làm các bước sau:
- Cấu hình cho System Generator như đã chỉ ra ở phần 4.3.1. - Tạo ra mã nguồn từ sơ đồ mô phỏng.
- Dùng phần mềm ISE của Xilinx để biên dịch chương trình và gắn chân cho các tín
hiệu vào ra.
- Tạo ra bitfile từ ISE (file này sẽ được nạp vào FPGA).
- Dùng phần mềm hỗ trợ FUSE để mở card (mở giao tiếp giữa máy tính và FPGA). - Cấu hình clock cho Kit thông qua thao tác nạp file định nghĩa clock FPGA sẽ thực
hiện trong thiết kế.
4.3.3.2. Kết quả thu được
Hình 45: Quan sát tín hiệu mã hóa Walsh phát ra từ Kit Virtex 4.
Đánh giá kết quả
Kết quả mô phỏng và kết quả quan sát được khi thực thực hiện trên Kit thực
phù hợp với kết quả tính toán lý thuyết.
Việc thiết kế và thực hiện thành công bộ phát ra hai dòng mã Walsh cho kênh MIMO dùng công nghệ FPGA hoàn toàn có thể áp dụng trong những mô hình khác.
Sử dụng Kit Virtex 4 cùng với các công cụ hỗ trợ đi kèm để thiết kế FPGA là một phương pháp thiết kế đơn giản, linh hoạt và hiệu quả.
KẾT LUẬN
Kỹ thuật MIMO với những ưu điểm của nó đang ngày càng được ứng dụng
rộng rãi cùng với đó các nhược điểm của kỹ thuật này cũng dần dần được khắc phục
trong quá trình nghiên cứu và thực hiện. Với việc sử dụng FPGA để xây dựng một hệ Testbed đã làm giảm đáng kể cho quá trình thực hiện mạch điện tử đồng thời tính khả
thi cũng tăng lên rất nhiều. Với khả năng tái lập trình của FPGA ta có thể dễ dàng thay
đổi và triển khai các thuật toán xử lý mà không cần nghĩ đến việc thay đổi phần cứng. Đề tài khóa luận này tuy mới chỉ thực hiện được một phần nhỏ trong mô hình xây dựng một hệ Testbed MIMO nhưng nó sẽ là tiền đề cho việc nghiên cứu và hoàn thành tiếp những chức năng còn lại trong hệ.
Với việc thực hiện thiết kế thành công bộ mã hóa Walsh trong kênh truyền
MIMO với hai đường tín hiệu ta có thể hoàn toàn áp dụng được với các hệ MIMO có
số lượng kênh truyền lớn hơn. Với thành công này thì nhiệm vụ xây dựng hoàn thiện
một bộ Testbed MIMO hoàn chỉnh sẽ sớm thực hiện được.
Đặc biệt qua quá trình tìm hiểu và làm thực nghiệm em đã thu được nhiều kiến
thức về công nghệ FPGA, cách sử dụng Kit chuyên dụng Virtex 4 là những kiến thức
mà không phải bất kì sinh viên nào trong trường cũng được tiếp cận.
Một lần nữa em xin được cảm ơn TS Trịnh Anh Vũ và anh CN.Vũ Xuân Thắng đã tận tình chỉ bảo em về kiến thức cũng như tạo mọi điều kiện thuận lợi để em hoàn
TÀI LIỆU THAM KHẢO
[1] Mani B. Srivastava. VHDL tutorial. UCLA – EE.
[2] System Generator for DSP (Getting started Guide, Reference Guide, User Guide).
Xilinx.
[3] Nguyễn Trọng Hải. Bài giảng Verilog. ĐH Kỹ thuật công nghệ TPHCM. [4] Nguyễn Viết Kính, Trịnh Anh Vũ. Thông tin số. NXBGD.
[5] Vũ Xuân Thắng Kênh truyền MIMO và bộ thu phát cho hệ đo thử kênh. Khóa luận
tốt nghiệp, trường ĐH Công nghệ - ĐHQGHN.
[6] Website:
www.xilinx.com www.VNeEpress.com www.wikipedia.org
MỤC LỤC
MỞ ĐẦU ... 1
CHƯƠNG 1: GIỚI THIỆU VỀ KĨ THUẬT MIMO VÀ FPGA... 2
1.1. Giới thiệu về MIMO. ... 2
1.1.1. Khái niệm. ... 2
1.1.2. Lịch sử phát triển. ... 2
1.1.3. Phân loại. ... 3
1.1.4. Ứng dụng của MIMO. ... 4
1.2. Giới thiệu về FPGA. ... 4
1.2.1. Khái niệm. ... 4
1.2.2. Ứng dụng. ... 6
1.2.3. Hệ thống mạch liên kết. ... 7
1.2.4. Các phần tử tích hợp sẵn. ... 7
CHƯƠNG 2: NGÔN NGỮ VÀ MÔI TRƯỜNG LẬP TRÌNH CHO FPGA ... 9
2.1. Ngôn ngữ lập trình cho FPGA. ... 9
2.1.1 Giới thiệu. ... 9
2.1.2. Ngôn ngữ VHDL.... 9
2.1.2.1. Khái niệm. ... 9
2.1.2.2. Cấu trúc một mô hình hệ thống mô tả bằng VHDL. ... 10
2.1.3. Giới thiệu khái quát về ngôn ngữ Verilog. ... 12
2.2. Môi trường lập trình cho FPGA. ... 14
2.2.1. ISE. ... 14
2.2.2. Các bước để tạo ra một thiết kế với ISE.... 15
2.2.2.1. Tạo một Project. ... 15
2.2.2.2. Tạo mã nguồn VHDL. ... 16
2.2.2.3. Mô phỏng. ... 17
2.2.2.4. Tạo ràng buộc thời gian. ... 19
CHƯƠNG 3: CÁC ĐẶC ĐIỂMCƠ BẢN CỦA VIRTEX 4 VÀ CÁC PHẦN MỀM
HỖ TRỢ ... 20
3.1. Những đặc điểm cơ bản của XtremeDSP Development Kit Pro (Virtex IV). .. 20
3.1.1. Giới thiệu chung. ... 20
3.1.2. Các thành phần chính của Virtex 4. ... 21
3.2. Các phần mềm chuyên dụng hỗ trợ kit Virtex 4. ... 28
3.2.1. FUSE. ... 28
3.2.2. Matlab và các gói công cụ Xilinx hỗ trợ cho Matlab. ... 28
CHƯƠNG 4: THỰC HIỆN MÔ HÌNH THIẾT KẾ VỚI KIT VIRTEX-4 ... 32
4.1. Giới thiệu. ... 32
4.2. Hai khối chức năng chính trong sơ đồ. ... 32
4.2.1. Khối tạo mã Walsh. ... 32
4.2.1.1. Lý thuyết về mã Walsh. ... 32
4.2.1.2. Thực hiện trong thiết kế. ... 35
4.2.1.3. Sơ đồ và kết quả mô phỏng bộ tạo 2 dãy Walsh (4,16) và (3,16)... 35
4.2.2. Khối mã hóa cosin tăng (Raised-Cosine). ... 36
4.2.2.1. Lý thuyết. ... 36
4.2.2.2. Thực hiện trong thiết kế. ... 40
4.2.3. Khối tạo dữ liệu. ... 43
4.2.4. Các khối khác. ... 43
4.3. Mô hình thiết kế và kết quả thu được. ... 44
4.3.1. Mô hình mô phỏng với các khối trong gói cung cấp bới Xilinx và trong System Generator. ... 44
4.3.2. Kết quả mô phỏng. ... 45
4.3.3. Thực hiện chương trình trên Kit Virtex 4 và kết quả thu được. ... 45
4.3.3.1. Thực hiện trên Kit Virtex 4. ... 45
4.3.3.2. Kết quả thu được. ... 46
KẾT LUẬN ... 47