PSoC thực hiện lệnh với tốc độ xấp xỉ gấp hai lần tần số được cung cấp trực tiếp bởi CPUCLK.Mặc dù vậy việc cung cấp tần số hoạt động cao hơn khơng phải là luơn luơn cần thiết và cĩ ý nghĩa sẽđạt hiệu suất tổng thể tốt hơn.
Nhược điểm chính của việc tăng tần số hoạt động chính là hiện tượng tăng cơng suất tiêu thụ, đây là vấn đề chính ảnh hưởng tới việc cung cấp nguồn hoạt động.
Một nhược điểm khác của việc tăng tần số hoạt động chính là sự gia tăng của nhiễu điện từ, gây ảnh hưởng tới các thiết bị xung quanh. Do vậy chúng ta cần sử dụng 1 tần số thấp nhất nhưng vẫn đáp ứng đủ yêu cầu về tốc độ cho ứng dụng của chúng ta.
Tần số mặc định cho VDK của PSoC là 3MHz đây là một giá trị thích hợp đối với yêu cầu tốc độ cũng như cơng suất tiêu thụ. ðể duy trị lâu nhất thời gian hoạt động nhằm tiết kiệm cơng suất tiêu thụ do phần lớn các VDK chỉ hoạt động theo chu kì, việc tiết kiệm cơng suất tiêu thụ là cần thiết và cĩ thểđạt được nhờ việc bắt "VDK" rơi vào chế độ "ngủ đơng" (Sleep mode) mỗi khi VDK khơng giữ vai trị quan trọng (ví dụ : khi VDK khơng xử lý dữ liệu, trao đổi với bộ nhớ dùng DMA ...)
Việc tiết kiệm cơng suất tiêu thụ cĩ thể được áp dụng cho mọi tần số khi CPU ngừng thực hiện lệnh, đồng thời CPU32 và SLEEP là khơng tích cực. Vi điều khiển
được "đánh thức" (wake-up) khỏi chế Sleep bằng cách Resset hoặc bằng 1 ngắt được tạo ra bởi bộđịnh thời Sleep hoặc 1 khối số cĩ sử dụng tần số CPU32K
Các chân GPIO (General Purpose In/Out) cũng cĩ thể được sử dụng để đánh thức CPU. Bộđịnh thời Sleep hiểu hiện 1 bộ nhớđặc biệt cĩ vai trị chủđạo trong việc tạo ra một ngắt cĩ chu kì cĩ khả năng "đánh thức" CPU ra khỏi chếđộ tiết kiệm cơng suất. Tần số của ngắt tạo bởi bộ định thời Sleep nằm trong khoảng từ 1 tới 512 KHz. Sau khi "đánh thức" VDK cĩ thể thực hiện các lệnh bình thường cho tới khi chu kì "ngủ đơng" tiếp theo và chờ một ngắt "đánh thức" khác. Chỉ cĩ 1 kiểu ngắt phù hợp cho việc đánh thức VDK khỏi chếđộ "ngủđơng" Sleep.
3.2.7. RESER:
POR:
Trong quá trình VDK hoạt động, sự thay đổi điện áp cung cấp luơn diễn ra ðiều này rất nguy hiểm nếu như điện áp cung cấp thấp hơn 1 giới hạn xác định, lúc này VDK cĩ những hoạt động khơng thể dựđốn được. Trong những trường hợp phát hiện
điến áp cung cấp nhỏ hơn giới hạn cho phép, VDK được chuyển tới Power trong chế độ Reset và giữ nguyên ở chế độ này cho tới khi điển áp ổn định nằm trên mức giới hạn, mức giới hạn này cĩ thể, được định nghĩa nhờ tham số Trip Voltage
XRES:
Tín hiệu reset ngồi cho phép người sử dụng thiết lập cho VDK vào trạng thái khởi động thơng qua một phím nhấn. Hoạt động Reset đạt được khi tín hiệu XRES mang giá trị "1". Mạch reset đơn giản cĩ thểđược thiết kế bằng các điện trở pull-down và 1 chuyển mạch.
Hình 3.5 : Mạch XRES
WDR:
Tín hiệu khởi tạo lại Watch dog reset (WDR) được dùng để tránh các vịng lặp vơ hạn trong phần mềm hoặc các chương trình sai sĩt nghiêm trọng, giúp cho hệ thống quay trở lại từ chếđộ bắt đầu (start state).
Tín hiệu WDR được tạo ra từ bộ định thời Watch dog timer (WDT) được khởi
động lại theo chu kì bên trong một chương trình chính, sau đĩ các chương trình con tương ứng được thực hiện.
Trong chế độ bình thường (normal mode) sau một thời gian nhất định, WDT
được khởi động lại một lần và chương trình con vẫn tiếp tục thực hiện, nhưng nếu một khối lệnh trong 1 chương trình con cĩ sai sĩt WDT khơng thể reset, và WDR xảy ra.
3.2.8. VÀO/RA SỐ:
PsoC giao tiếp với các ngoại vi thơng qua các chân vào ra In/Out. Cứ 8 chân hợp thành một nhĩm cĩ thểđược truy nhập tức thời như các thành phần của một cổng. Mặc dù vậy, các cổng cĩ số hiệu khác nhau tùy thuộc vào loại PsoC mà chúng ta sử
dụng.
Thao tác đọc và ghi dữ liệu được thực hiện giống nhau trong mọi trường hợp. Các thanh ghi truy nhập của các cổng được lưu trữ bên trong khơng gian địa chỉ thanh ghi với định danh là PRT0DR, PRT1DR, PRT2DR, PRT3DR, PRT4DR or PRT5DR.
Hình 3.6: Khối vào/ra số
* Ghi dữ liệu qua cổng:
Giá trị cần ghi được ghi vào thanh ghi PRTxDR thơng qua việc thiết lập giá trị
các chân của cổng. Mạch khởi tạo này cĩ thể gửi dữ liệu trực tiếp (strong), thơng qua các điện trở pull-up hoặc pull-down hoăc kênh máng hởởđầu ra
Bên cạnh đĩ, cĩ khả năng cách ly giá trị thanh ghi khỏi trạng thái của các chân (Hi-Z)
Bảng 3.1: Trạng thái các chân của cổng vào /ra số
* ðọc dữ liệu từ cổng:Giá trị đọc được từđịa chỉ thanh ghi PRTxDR được lưu
trữ vào thanh ghi A.
* Drive Mode: Cĩ 8 mode cùng để kết nơi các thanh ghi với các chân thuộc
cổng được lựa chon thơng qua 3 bít PRTxDM2, PRTxDM1 and PRTxDM0 ứng với các thanh ghi PRTxDR tương ứng
Strong mode : được dùng khi cần kết nối trạng thái trong các thanh ghi PRTxDR trực tiếp tới các chân của cổng. Cách này được sử dụng khi chân của cổng là
đầu vào.
Analog Hi-Z mode :được sử dụng khi kết nối với các tín hiệu analog như các
đầu vào của ADC. Trong trường hợp này, tất cả các liên kết trong giữa các thanh ghi PRTxDR và chân bị tách rời do vậy tránh được nhiễu.
Hình 3.8: Analog Hi-Z mode
ðiện trở Pull-up hoặc pull-down : được sử dụng khi kết nối với phím bấm hoặc các thiết bị khác. Những điện trở này xác định giá trị trên các đầu vào khi phím bấm chưa được nhấn.
3.2.9. VÀO/RA TƯƠNG TỰ:
Một số chân vào/ra bên cạnh các chức năng tiêu chuẩn cịn cĩ các chức năng trao đổi dữ liệu vào ra dạng analog. Các chân của cổng P0 và 4 chân nhỏ nhất của cơng P2 co thểđược sử dụng để nhận tín hiệu analog. Các đầu vào của cổng P0 được kết nối tới các khối analog thơng qua các bộ ghép kênh analog trong khi 4 chân nhỏ nhất của P2 được kết nối trực tiếp tới các khối chuyển mạch tụ điện(SC-Switched Capacitor) lập trình được.
Các chân P2[4] và P2[6] cĩ thể nhận giá trị điện áp tham chiếu từ bên ngồi. Các chân đầu ra từ các khối analog cĩ thể được kết nối tới 4 bộ đệm đầu ra, chúng
được kết nối tới các chân to P0[2],P0[3],P0[4], và P0[5] ( 4 chân này cĩ chức năng In/Out trong khi P0[0],P0[1],P0[6], và P0[7] chỉ cĩ thể là input)
Hình 3.9: Cổng vào/ra tương tự
3.2.10. TRUY CẬP CÁC KHỐI SỐ LẬP TRÌNH ðƯỢC:
Các thành phần tín hiệu số được lưu trưc bên trong các khối lập trình được, chúng khơng được kết nối trực tiếp tới các chân vào ra. Hoạt động của các khối số cĩ khả năng lập trình được thể hiện trong hình dưới đây, mơ tả 1 nhĩm 4 khối số lập trình
được.
Chúng ta cĩ thể thấy rằng các chân được liên kêt thơng qua các đường dẫn (line) chung, các đường dẫn bên trong các khối số, và các bộ ghép kênh. PsoC cĩ thể
cĩ 1,2, hoặc 4 nhĩm các khối số lập trình được phụ thuộc vào tưng họ PsoC cụ thể
Hình 3.10: Các khối số lập trình
3.2.11. CÁC ðƯỜNG TÍN HIỆU DÙNG CHUNG (GIL)
Global input lines (GIL) : Cĩ chức năng kết nối các chân input với đầu vào của các Mux. GIL được chia thành hai nhĩm chẵn (Global input odd – GIO) và (Global input even – GIE) phụ thuộc vào chỉ số của cổng kết nối với Mux, theo nguyên tắc
cùng chỉ số chân. Nghĩa là đường dẫn GIO_0 cĩ thể kết nối với chân số 0 của tất cả
các cổng cĩ chỉ số cổng là lẻ như : P1[0], P3[0], P5[0]..
Hình 3.11: Các đường tín hiệu vào dùng chung
Ghép nối với Mux
Các bộ Mux được ghép nối với GIO và GIE theo hình vẽ dưới đây
Hình 3.12: Ghép nối Mux với GIO và GIE
3.2.12. CÁC KHỐI SỐ LẬP TRÌNH ðƯỢC:
Các khối số lập trình được cĩ thểđược cấu hình thành các bộ định thời-Timer, bộ đếm-counter, điều chế độ rộng xung – PWM, bộ tạo mã PRS (Pseudo Reed- Solomon)-CRC và các giao tiếp ngoại vi như SPI, IrDA, UART tùy theo yêu cầu và mục đích của người thiết kế.
Hình 3.13: Cấu hình khối số lập trình
Chức năng của từng khối số lập trình được liệt kê theo bảng sau :
Bảng 3.2: Chức năng của khối số lập trình.
Tần số giữ nhịp (CLK) :
Tần số giữ nhịp là cần thiết cho mọi thành phần tín hiệu số, phụ thuộc vào tốc
độ yêu cầu, chúng ta cĩ một tập hợp các tần sốđể lựa chọn
Các tần số dao động nội : VC1, VC2, VC3, SYSCLKx2, CPU_32 Các dao động từ các khối liên quan : như Timer, Counter, PWM … Tín hiệu Broadcast (BC)
Các chân tín hiệu vào RI và ra RO
Hình 3.14: Chân tính hiệu vào RI và ra RO
Phần lớn các thành phần tín hiệu số bên cạnh tần số giữ nhịp cịn cĩ 1 hoặc hai
đầu vào số. Ví dụ trong trường hợp của countẻ và PWM, tín hiệu đầu vào được sử
dụng để khởi tạo bộ đếm. Cĩ một vài khả năng khác nhau cho việc lựa chọn đầu vào cho các thành phần
Các chân RI (tín hiệu ngồi)
Các chân RO (khi các khối được kết nối liên tiếp)
ðầu ra từ các bộ so sánh analog. Các tín hiệu logic 0 (GND),1(VDD
ðầu ra của các thành phần :
Các đầu ra số của các thành phần tín hiệu số được sử dụng để kết nối các khối lập trình được với các chân tín hiệu ra RO.
Bộ ghép kênh – Multiplexer:
Phụ thuộc vào trạng thái của Mux (địa chỉ) các chân tín hiệu ra RO hoặc các chân tín hiệu vào RI của các khối lập trình được cĩ thểđược kết nối với nhau.
Mạch Logic:
Các mạch logic cĩ thể là:
Lựa chọn 1 trong hai tín hiệu làm đầu ra Cổng NOT
Thực hiện các phép tốn logic AND, OR, XOR
Hình 3.15: Mạch thực hiện các phép tốn logic AND, OR, XOR
ðầu ra của các mạch logic cĩ thểđược kết với 4 mạch điều khiển đầu ra, chúng
được kết nối tới 1 hoặc nhiều các đường tín hiệu GOL(global output lines )
ðầu ra của các khối lập trình được cũng được đánh chỉ số, do đĩ nĩ chỉ kết nối với các chân GOO hoặc GOI cùng chỉ số hoặc cĩ chỉ số lớn hơn 4 đơn vị so với chúng.
Hình 3.16: Mạch điều khiển các tín hiệu ra.
3.3. KẾT LUẬN.
Trên đây là những nghiên cứu cơ bản về vi điều khiển PSoC. Kiến thức về vi điều khiển PSoC rất rộng tuy nhiên trong khuơn khổ đề tài, những vấn đề tơi đã nghiên cứu ở trên là những vấn đề quan trọng cần thiết phục vụ trực tiếp cho đề tài.
Ngồi việc nhận để xử lý tín hiệu từ Modem GSM SIM300CZ sau đĩ gửi phản hồi cho Modem, trung tâm xử lý là vi điều khiển PSoC cịn nhận các tín hiệu từ Module điều khiển. Nhiệm vụ của Module điều khiển là thực hiện bật tắt các thiết bị thơng dụng, đồng thời tơi cịn mở rộng thêm hướng cảnh báo bằng việc sử dụng các loại cảm biến sẽ được giới thiệu ở chương sau.
CHƯƠNG 4. PHÂN TÍCH LỰA CHỌN PHƯƠNG ÁN THIẾT KẾ 4.1. GIỚI THIỆU
ðề tài với chức năng chính là giám sát an ninh trạm ATM bằng tin nhắn sẽ do bộ Vi xử lý PSoC đã được giới thiệu ở chương 3. Trong chương này tơi phân tích các phương án để lựa chọn phương án thiết kế tối ưu nhất.
4.2. PHƯƠNG ÁN THIẾT KẾ
Sử dụng Modem GSM SIM 300CZ kết nối Vi điều khiển PSoC. Modem SIM 300CZ hỗ trợ cả 2 chế độ SMS là Text và PDU do vậy việc lập trình với Modem GSM với chế độ Text đơn giản hơn so với việc lập trình cho điện thoại di động.
+ Ưu điểm: Thích hợp cho lập trình lệnh AT dễ dàng và đầy đủ tín năng cho lập trình với lệnh AT. Ngồi ra cịn cĩ thể phát triển ứng dụng sâu thêm với GPRS, GPS.
+ Nhược điểm: Giá thành cao.
4.3. PHƯƠNG ÁN LỰA CHỌN CÁC LOẠI CẢM BIẾN
Cuộc sống của chúng ta tồn tại trong cùng lúc với nhiều thực thể vật lý, những thứ chúng ta nhận biết được như là các vận động cơ học, tác dụng của nhiệt (nhận biết qua lớp da), của ánh sáng (nhận biết qua mắt), của âm thanh (nhận biết qua tai), của mùi (nhận biết qua mũi), của vị (nhận biết qua lưỡi) và nhất là của điện. Hiện nay, điện tử học là một cơng cụ phục vụ con người nhiều nhất, chúng ta cĩ radio, ti vi, máy ghi hình, máy tính… Ưu điểm của các thiết bị điện là xử lý các vấn đề rất nhanh, nhưng các thiết bị điện thì lại chỉ làm việc với tín hiệu thuộc điện. Tuy nhiên xung quanh chúng ta khơng phải chỉ cĩ các hiện tượng thuộc điện mà song song đĩ cịn rất nhiều hiện tượng phi điện khác đang tồn tại. Từ đĩ, người ta nghĩ đến chế tạo Sensor. Sensor là các cảm biến, nĩ dùng để chuyển đổi các tín hiệu khơng thuộc điện ra dạng tín hiệu điện và đưa vào các dạng mạch điện để xử lý.
Ngày nay cĩ rất nhiều loại cảm biến, nhưng trong chương này tơi đi nghiên cứu hai loại là cảm biến chuyển động – PIR và cảm biến nhiệt LM35 nhằm phục vụ cho mục đích của đề tài luận văn.
4.3.1. PHƯƠNG PHÁP LỰA CHỌN CẢM BIẾN NHIỆT ðỘ
Nhiệt độ từ mơi trường sẽ được cảm biến hấp thu, tại đây tùy theo cơ cấu của cảm biến sẽ biến đại lượng nhiệt này thành một đại lượng điện nào đĩ. Như thế một yếu tố hết sức quan trọng đĩ là “ nhiệt độ mơi trường cần đo” và “nhiệt độ cảm nhận của cảm biến”. Cụ thể điều này là: Các loại cảm biến mà các bạn trơng thấy nĩ đều là cái vỏ bảo vệ, phần tử cảm biến nằm bên trong cái vỏ này ( bán dẫn, lưỡng kim….) do đĩ việc đo cĩ chính xác hay khơng tùy thuộc vào việc truyền nhiệt từ mơi trường vào đến phần tử cảm biến tổn thất bao nhiêu ( 1 trong những yếu tố quyết định giá cảm biến nhiệt ).
Phương án 1: Cặp nhiệt điện (Thermocouples)
Cấu tạo: Gồm 2 chất liệu kim loại khác nhau, hàn dính một đầu. Nguyên lý: Nhiệt độ thay đổi cho ra sức điện động thay đổi ( mV). Ưu điểm: Bền, đo nhiệt độ cao.
Khuyết điểm: Nhiều yếu tố ảnh hưởng làm sai số. ðộ nhạy khơng cao. Thường dùng: Lị nhiệt, mơi trường khắt nghiệt, đo nhiệt nhớt máy nén,… Tầm đo: -100 D.C <1400 D.C
Hình 4.1 Cấu tạo của Thermocouples
Gồm 2 dây kim loại khác nhau được hàn dính 1 đầu gọi là đầu nĩng ( hay đầu đo), hai đầu cịn lại gọi là đầu lạnh ( hay là đầu chuẩn ). Khi cĩ sự chênh lệch nhiệt độ giữa đầu nĩng và đầu lạnh thì sẽ phát sinh 1 sức điện động V tại đầu lạnh. Một vấn đề