2 .Mạch ổn áp
2.3. Mạch ổn áp dùng Transistor
a. Mạch ổn áp mắc nối tiếpdùng transistor
Mạch lợi dụng tính ổn áp của diode zener và điện áp phân cực thuận của transistor
Q1: tranzito ổn áp
R2: điện áp phân cực B cho transistor và diode zener
Ở mạch này cực B của transistor được giữ mức điện áp ổn định nhờ diode zener và điện áp ngõ ra là điện áp của điện áp zener và điện áp phân cực thuận của transistor
Vbe Vz
Vo
Vz: điện áp zener
Vbe: điện áp phân cực thuận của transistor (0,5 – 0,8v)
Điện áp cung cấp cho mạch được lấy trên cực E của tranzito, tuỳ vào nhu cầu mạch điện mà mạch được thiết kế có dịng cung cấp từ vài mA đến hầng trăm mA, ở các mạch điện có dịng cung cấp lớn thường song song với mạch được mắc thêm một điện trở Rc khoảng vài chục đến vài trăm ohm gọi là trở gánh dòng.
Việc chọn tranzito cũng được chọn tương thích với dịng tiêu thụ của mạch điện để tránh dư thừa làm mạch điện cồng kềnh và dòng phân cực qua lớn làm cho điện áp phân cực vbe không ổn định dẫn đến điện áp cung cấp cho tải kém ổn định.
Dòng điện cấp cho mạch là dòng cực C của tranzito nên khi dòng tải thay đổi dòng cực C thay đổi theo làm trong khi dịng cực B khơng thay đổi, nên mặc dù điện áp không thay đổi (trên thực tế sự thay đổi khơng đáng kể) nhưng dịng tải thay đổi làm cho tải làm việc không ổn định.
* Nguyên lý hoạt động
- Theo sơ đồ mạch: URA = UVAO - UCE
- Giả sử nguồn điện áp vào tăng dẫn đến điện áp ra có xu hướng tăng. Điện áp ra bằng
điện áp trên cực emitor của transistor nên điện áp UBE phân cực cho Q1 giảm
(UBE = UB – UE mà UB = UDZ không đổi) làm giảm dẫn của transistor Q1, nội trở RCE của
transistor Q1 tăng, điện áp UCE tăng theo dẫn đến điện áp ra luôn ổn định ở giá trị ổn áp.
- Ngược lại giả sử nguồn điện vào có xu hướng giảm khi đó UE của Q1 giảm, dẫn đến
điện áp UBE phân cực cho Q1 tăng. Transistor Q1 dẫn mạnh hơn, nội trở RCE giảm, điện
áp UCE giảm theo nên điện áp ra được ổn định.
- Như vậy điện áp UCE tỷ lệ thuận với UVAO, khi UVAO tăng thì UCE tăng và khi UVAO giảm thì UCE cũng giảm một lượng tương ứng.
Lưu ý: Điều kiện để mạch hoạt động là: UVAO lớnhơn UDZ
- Điện áp ra có xu hướng tăng nhưng ngay sau đó được ổn định q trình đó diễn ra rất
b. Mạch ổn áp mắc song song
+ Nguyên lý mạch điện
Mạch ổn áp mắc rẽ hay còn gọi là mắc song song, mắc shunt … mạch có đặc điểm phần tử rẽ dịng ổn áp mắc song song với tải, mạch này có lợi điểm là khi tải chạm, phần tử ổn áp vẫn khơng bị ảnh hưởng.
+ Mơ hình của mạch
Ta có Inguồn = Irẽ + Itải.
- Khi chưa có tải: Inguồn = Irẽ, tồn bộ cơng suất của mạch nguồn được truyền qua
mạch ổn áp.
- Khi có tải: Inguồn = Irẽ + Itải.
Khi áp tải tăng, Itải tăng, Irẽ sẽ giảm để dịng vào Inguồn khơng đổi, ổn định điện áp ra
V0.
+ Mạch ổn áp mắc rẽ thực tế
Mạch ổn áp mắc rẽ được hình thành nhờ các thành phần linh kiện như R1, DZ, R2 và transistor Q Phần tử rẽ dòng ổn áp Tải Cấp dòng + - Inguồn Irẽ Itải Vi Vo
Điện áp ra V0 là V0 = VZ + VBE = VZ + 0,6V Như vậy ta thấy điện áp ra luôn ổn định
Khi chưa có tải Irẽ = Vi – (VZ + VBE )/ R1. như vậy transistor Q vẫn dẫn mạnh. Khi đã có tải, dịng qua tải rẽ bơt sẽ làm giảm dòng qua transistor Q (Irẽ = Inguồn -
Itải)
Nhược điểm căn bản của mạch cấp điện mắc rẽ là luôn luôn bị tổn hao một công suất rất đáng kể trên transistor ổn áp.