Nếu một trong các mô-đun CCP được cấu hình để sử dụng Timer3 và tới tạo ra một trường hợp đặc biệt của Trigger trong so sánh (CCP1M <3;00> hoặc CCP2M <3:00>=1011), tín hiệu này sẽ thiết lập lại Timer3.
Nó cũng sẽ khởi động một A / D conver-sion nếu A / Dmodule được kích hoạt (xem phần 15.3.4 " Special Event Trigge " biết thêm chi tiết).
Module này cần được cấu hình như một bộ định thời hoặc đồng bộ để tận dụng tính năng này. Khi được sử dụng theo cách này, các CCPRxH: CCPRxL ghi trở thành một ghép nối thời hạn ghi của Timer3.
Nếu Timer3 đang chạy trong chế độ truy cập không đồng bộ, các thao rác Reset sẽ không thể hoạt động. Trong trường hợp có ghi vào Timer3 trùng với một trường hợp đặc biết Trigger của một mô đun CCP, ghi sẽ được ưu tiên
CHƯƠNG IV : TÌM HIỂU VỀ BỘ SO SÁNH ĐIỆN ÁP
1. Bộ so sánh tham chiếu điện ápCác tham chiếu so sánh điện áp là một mạng điện trở bậc thang 16-tap cung cấp một điện áp tham chiếu có thể lựa chọn. Mặc dù mục đích chính của nó là cung cấp một tài liệu tham khảo cho các so sánh tương tự, nó cũng có thể được sử dụng độc lập của chúng.
Một sơ đồ khối của module được hiển thị trong hình 21-1. Các bậc thang điện trở là phân đoạn để cung cấp hai dãy các giá trị CVREF và có một chức năng điện xuống để tiết kiệm năng lượng khi tham chiếu là không bị sử dụng. Cung cấp tham chiếu của module có Trang | 33
thể được cung cấp từ một trong hai thiết bị VDD / VSS hoặc điện áp một tham chiếu ngoài.
2. Cấu hình bộ so sánh tham chiếu Điện áp
Các module điện áp tham chiếu được điều khiển thông qua việc ghi CVRCON (Register 21-1). Các tham chiếu bộ so sánh hai dãy điện áp cung cấp công suất đầu ra -volt, mỗi với 16 mức độ khác nhau. Phạm vi đó sẽ được sử dụng được lựa chọn bởi các bit CVRR (CVRCON <5>). Sự khác biệt chính giữa các dãy là kích thước của các bước lựa chọn với các bit chọn CVREF (CVR <3:00>), với một độ phân giải phạm vi cung cấp tốt hơn. Các phương trình được sử dụng để tính toán đầu ra của điện áp tham chiếu bộ so sánh như sau:
If CVRR = 1:
CVREF = ((CVR<3:0>)/24) x CVRSRC If CVRR = 0:
CVREF = (CVRSRC x 1/4) + (((CVR<3:0>)/32) x CVRSRC)
Các tham chiếu bộ so sánh điện áp cung cấp có thể đến từ cả hai VDD và VSS, hoặc từ bên ngoài VREF + và VREF-được ghép với RA2 và RA3. Các nguồn điện thế được chọn bởi các bit CVRSS (CVRCON <4>).
Thời gian chỉnh lý của điện áp tham chiếu bộ so sánh phải được xem xét khi thay đổi CVREF (xem bảng 26-3 tại Mục 26,0 "Đặc điểm điện").
bit 7 CVREN: Kích hoạt tính năng so sánh điện áp tham chiếu bit 1 = CVREF mạch cấp nguồn
0 = CVREF mạch nguồn ra
bit 6 CVROE: Kích hoạt tính năng so sánh VREF ra bit (1)
1 = CVREF cấp điện áp đầu ra trên chân RA2/AN2/VREF-/CVREF
0 = CVREF điện áp được ngắt kết nối từ các chân RA2/AN2/VREF-/CVREF bit 5 CVRR: Khoảng lựa chọn so sánh VREF bit
1 = 0 to 0.667 CVRSRC, với kích thước bước CVRSRC/24 (thấp nhiều)
0 = 0.25 CVRSRC to 0.75 CVRSRC, với kích thước bước CVRSRC/32 (cao tầm)
bit 4 CVRSS: Nguồn lựa chọn so sánh VREF bit
1 = so sánh nguồn tham chiếu, CVRSRC = (VREF +) - (VREF-) 0 = so sánh nguồn tham chiếu, CVRSRC = VDD - VSS
bit 3-0 CVR3:CVR0: lựa chọn giá trị so sánh VREF bit (0 ≤ (CVR<3:0>) ≤ 15) Khi CVRR = 1:
CVREF = ((CVR<3:0>)/24) • (CVRSRC) When CVRR = 0:
CVREF = (CVRSRC/4) + ((CVR<3:0>)/32) • (CVRSRC) Lưu ý 1: CVROE ghi đèTRISA<2> bit thiết lập.
Hình 21-1: BỘ SO SÁNH ĐIỆN ÁP THAM CHIẾU SƠ ĐỒ BLOCK
3. Điện áp tham chiếu chính xác / lỗi
Các tham chiếu điện áp đầy đủ có thể không được nhận ra do việc xây dựng các
module. Các bóng bán dẫn trên đầu và cuối của mạng điện trở bậc thang (hình 21-1) giữ
CVREF khỏi tiếp cận đường ray nguồn tham khảo-ence. Các tham chiếu điện áp có nguồn
gốc từ các nguồn tham chiếu, vì vậy, các thay đổi đầu ra CVREF bằng biến động trong
nguồn đó. Các thử nghiệm tuyệt đối chính xác của các điện áp tham chiếu có thể được tìm
thấy trong mục 26,0 " Đặc tính Điện ".
4. Thời gian hoạt động ngủ
Khi thiết bị đánh thức từ Sleep thông qua một ngắt hoặc một thời gian Watchdog Timer ngoài, nội dung ghi CVRCON không bị ảnh hưởng. Để giảm thiểu mức tiêu thụ hiện tại trong chế độ ngủ, các tham chiếu điện áp nên được vô hiệu hóa
5. Tác dụng ảnh hưởng của một Reset
Reset vô hiệu hóa các thiết bị tham chiếu bằng cách xóa điện áp của bit, CVREN (CVRCON <7>). Reset này cũng ngắt kết nối các tham chiếu khỏi các chân RA2 bằng cách xóa bit, CVROE (CVRCON <6>) và lựa chọn phạm vi cao điện áp bằng cách xóa bit, CVRR (CVRCON <5>). Giá trị CVR bit chọn cũng được xóa.
6. Connection Considerations( Xem xét kết nối )
Các module tham chiếu điện áp hoạt động một cách độc lập trong các module bộ so sánh. Đầu ra của máy phát điện tham chiếu có thể được kết nối với các chân RA2 nếu bit CVROE được thiết lập. Cho phép tham chiếu điện áp ra đưa vào RA2 khi nó được cấu hình như một đầu vào kỹ thuật số sẽ gia tăng mức tiêu thụ hiện nay. Kết nối RA2 như là một đầu ra kỹ thuật số bằng CVRSS kích hoạt cũng sẽ tăng mức tiêu thụ hiện thời.
Các chân RA2 có thể được sử dụng như là một đầu ra ổ đĩa đơn giản D/A với khả năng hạn chế. Do dung lượng ổ đĩa bị hạn chế hiện hành, bộ đệm được sử dụng vào đầu ra điện áp tham chiếu cho các kết nối từ bên ngoài cho VREF. Hình 21-2 hiển thị một ví dụ
đệm kỹ thuật.
