Bít 7 CSRC : bít lựa chọn nguồn xung Chế độ bất đồng bộ : Khơng sử dụng bít này. Chế độ đồng bộ : 1= chế độ chủ. 0= chế độ tớ. Bít 6 TX9 : bít cho phép truyền 9 bít 1= chọn truyền 9 bít 0= chọn truyền 8 bít
Bít 5 TXEN : bít cho phép truyền 1= cho phép truyền.
0= khơng cho phép truyền.
Bít 4 SYNC : bít lựa chon chế độ EUSART 1= chế độ đồng bộ
0= chế độ bất đồng bộ
Bít 3 SENDB : đặc tính gửi ngắt quãng bít Chế độ bất đồng bộ :
1= ngắt quãng đồng bộ gửi trên q trình truyền ( xóa bởi phần cứng để hoàn thành).
0= truyền ngắt quãng đồng bộ được hoàn thành Chế độ đồng bộ :
Không sử dụng bít này.
Bít 2 BRGH : bít lựa chọn tốc độ baud cao Chế độ bất đồng bộ :
1= tốc độ cao. 0= tốc độ thấp. Chế độ đồng bộ :
Khơng sử dung bít này.
Bít 1 TRMT : bít trạng thái truyền của thanh ghi dịch 1= TSR rỗng.
0= TSR đầy.
Bít 0 TX9D : truyền dữ liệu của bít thứ 9
Có thể là bít địa chỉ, bít dữ liệu hoặc bít chẵn lẻ. Hình 36 RCSTA : Trạng thái nhận và thanh ghi điều khiển
Bít 7 SPEN : bít cho phép cổng nối tiếp 1= cho phép cổng nối tiếp.
0= khơng cho phép cổng nối tiếp. Bít 6 RX9 : bít cho phép nhận 9 bít
1= chọn nhận 9 bít. 0= chọn nhận 8 bít.
Bít 5 SREN : bít cho phép nhận đơn (nhận 8 bít dữ liệu ) Chế độ bất đồng bộ :
Khơng sử dụng bít này. Chế độ đồng bộ chủ : 1= cho phép nhận đơn. 0= khơng cho phép nhận đơn.
Bít này được xóa sau khi nhận hồn tất. Chế độ đồng bộ tớ :
Khơng sử dụng bít này.
Bít 4 CREN : bít cho phép tiếp tục nhận Chế độ bất đồng bộ :
1= cho phép nhận.
0= không cho phép nhận. Chế độ đồng bộ :
1= cho phép tiếp tục nhận cho đến khi bít cho phép CREN được xóa. 0= khơng cho phép tiếp tục nhận.
Bít 3 ADDEN : bít cho phép xác định địa chỉ Chế độ bất đơng bộ 9 bít (RX9 =1):
1= cho phép phát hiện địa chỉ, cho phép ngắt và cập nhật bộ đệm khi bít RSR<8> được đặt.
0= khơng cho phép phát hiện địa chỉ, tất cả byte được nhân và bít thứ 9 có thể sử dụng là bít chẵn lẻ. Chế độ đồng bộ 9 bít ( RX9 = 0 ) :
Khơng sử dụng bít này. Bít 2 FERR : bít lỗi khung
1= lỗi khung ( có thế xóa bởi việc đọc thanh ghi RCREG và nhận byte tiếp theo). 0= khơng có lỗi khung.
Bít 1 OERR : bít lỗi tràn
1= lỗi tràn (có thể xóa bằng cách xóa bít CREN). 0= khơng có lỗi tràn.
Bít 0 RX9D : nhận dữ liệu của bít thứ 9.
Đây có thể là bít địa chỉ hoặc dữ liệu và phải tính tốn bằng phần mềm. Hình 37 BAUDCON : Thanh ghi điều khiển tốc độ baud
Bít 7 ABDOVF : bít trạng thái đồng thời thu nhận tự động tốc độ baud 1= BRG đồng thời xuất hiện trong thời gian phát hiện tự động tốc độ baud.(phải xóa bằng phần mềm )
0= BRG không đồng thời xuất hiện. Bít 6 RCIDL : bít trạng thái hoạt động nhận
1= hoạt động nhận được nghỉ. 0= hoạt động nhận tích cực.
Bít 5 RXDTP : bít lựa chọn cực tính dữ liệu hoặc nhận Chế độ bất đồng bộ :
1= dữ liệu nhận (RX) bị đảo ( tích cực mức thấp ). 0= dữ liệu nhận (RX) khơng đảo ( tích cực mức cao ). Chế độ đồng bộ :
1= dữ liệu (DT) bị đảo (tích cực mức thấp). 0= dữ liệu (DT) khơng đảo ( tích cực mức cao ). Bít 4 TXCKP : bít lựa chọn cực tính xung clock và dữ liệu
Chế độ bất đồng bộ :
1= trạng thái nghỉ truyền (TX) ở mức thấp. 0= trạng thái nghỉ truyền (TX) ở mức cao. Chế độ đồng bộ :
1= trạng thái nghỉ của xung clock(CK) ở mức cao. 0= trạng thái nghỉ của xung clock (CK) ở mức thấp. Bít 3 BRG16 : bít cho phép thanh ghi tốc độ baud 16 bít
1= tạo ra tốc độ baud 16 bít – SPBRGH và SPBRG.
0= tạo ra tốc độ baud 8 bít – chỉ sử dụng với thanh ghi SPBRG, thanh ghi SPBRGH khơng sử dụng. Bít 2 Khơng dùng đọc là 0.
Bít 1 WUE : bít cho phép đánh thức Chế độ bất đồng bộ :
1= EUART tiếp tục lấy mẫu ở chân RX, sinh ra ngăt sườn xuống, bít được xóa bởi phần cứng trên sườn lên tiếp theo.
0= chân RX không giám sát hoặc phát hiện sườn lên. Chế độ đồng bộ :
Khơng sử dụng bít này.
Bít 0 ABDEN : bít cho phép phát hiện tự động tốc độ baud Chế độ bất đồng bộ :
1= cho phép đo tốc độ baud trên đặc tính tiếp theo. Xóa bởi phần cứng khi hồn thành. 0= không cho phép đo tốc độ baud hoặc hoàn thành.
Chế độ đồng bộ :
Khơng sử dụng bít này.