KỸ THUẬT CHUYỂN MẠCH Gể
3.2. CÁC KIẾN TRÚC CỦA TRƯỜNG CHUYỂN MẠCH Gể
Trước khi tỡm hiểu cỏc vấn đề liờn quan tới kiến trỳc trường chuyển mạch gúi, ta xem xột sơ lược cỏc cấu trỳc cơ bản của hệ thống chuyển mạch gúi hiện nay, cỏc hệ thống chuyển mạch gúi trong mạng internet được cũn được gọi là cỏc bộ định tuyến.
Đó cú rất nhiều cấu trỳc được ứng dụng cho cỏc bộ định tuyến, cỏc cấu trỳc được lựa chọn để đưa vào khai thỏc dựa trờn rất nhiều yếu tố gồm giỏ thành, dung lượng, chất lượng yờu cầu và
cụng nghệ hiện thời.
Thế hệ thứ nhất của bộ định tuyến tương đối đơn giản nếu chỳng ta nhỡn nhận từ phương diện cấu trỳc (xem trờn hỡnh 3.5).
Hỡnh 3.5: Kiến trỳc bộ định tuyến thế hệ đầu tiờn
Bộ định tuyến sử dụng bus truyền thống gồm một bộ xử lý tập trung đa chức năng, bộ đệm tập trung và một BUS chung chia sẻ dữ liệu cho cỏc card đường truyền đầu vào và đầu ra. Bộ
định tuyến nhận cỏc gúi tin tại giao diện và gửi cỏc gúi tin này tới bộ xử lý trung tõm (CPU).
CPU cú nhiệm vụ xỏc định chặng đến tiếp theo của gúi tin và gửi chỳng tới giao diện đầu ra
tương ứng. Cỏc gúi tin đi vào bộ định tuyến phải được truyền trờn cựng một bus để lập lịch
trỡnh tới đầu ra và thường được lưu đệm tại một bộ nhớ dữ liệu tập trung. Cỏc card giao tiếp
đường truyền là cỏc thiết bị khụng chứa khả năng xử lý gúi.
Nhược điểm cơ bản của mụ hỡnh kiến trỳc này là dữ liệu phải đi hai lần qua bus sau khi vào bộ định tuyến và bus chỉ cú thể được sử dụng cho một card đường truyền tại một thời điểm.
Một nhược điểm khỏc nữa là hệ thống xử lý của bộ định tuyến, với chức năng đa xử lý, CPU sẽ phải thực hiện rất nhiều cụng việc gồm cả chức năng định tuyến lẫn chuyển gúi, nú tạo ra một tải trọng lớn cho cỏc bộ xử lý đồng thời tạo ra hiện tượng nghẽn cổ chai tại bộ định tuyến.
Hiệu năng của bộ định tuyến thế hệ đầu tiờn phụ thuộc rất lớn vào tốc độ bus và năng lực xử lý của bộ xử lý trung tõm. Kiến trỳc này khụng thể đỏp ứng được nhu cầu lưu lượng ngày càng tăng của cỏc giao diện mạng với tốc độ lờn tới nhiều gigabit.
Thiết kế cơ bản của bộ định tuyến thế hệ thứ hai được chỉ ra trờn hỡnh 3.6 sau đõy. Bộ định tuyến được bổ sung cỏc bộ xử lý ASIC và một vài bộ nhớ trong card đường truyền nhằm phõn tỏn hoạt động chuyển gúi, giảm lưu lượng tải trờn bus dựng chung. Những thành phần bổ sung
này cú thể thực hiện tỡm kiếm trong tiờu đề gúi tin cỏc thụng tin và thực hiện lưu đệm gúi tin
đến khi bus rỗi, cú nghĩa là kiến trỳc này cho phộp xử lý gúi tin ngay tại cỏc giao diện.
Hỡnh 3.6: Kiến trỳc bộ định tuyến thế hệ thứ hai
Trong kiến trỳc này, bộ định tuyến giữ một bảng định tuyến trung tõm và cỏc bộ xử lý vệ
tinh tại cỏc giao diện mạng. Nếu một tuyến nối khụng cú sẵn trong bảng lưu đệm thỡ giao diện sẽ yờu cầu tới bảng biờn dịch tại trung tõm, như vậy, tại tốc độ cao cỏc bộ xử lý trung tõm vẫn xảy ra hiện tượng tắc nghẽn vỡ cú quỏ nhiều yờu cầu cần xử lý tại cỏc giao diện mạng và thời gian xử lý chậm hơn rất nhiều nếu như dữ liệu này đó được cache tại card đường dõy.
Hạn chế cơ bản của kiến trỳc này là lưu lượng phụ thuộc rất lớn vào khả năng xử lý của CPU và năng lực của BUS, tuy nhiờn chỳng ta cú thể thấy rừ biện phỏp cải thiện hiệu năng hệ thống qua việc tăng cường tớnh năng cho cỏc giao diện, bằng cỏch sử dụng bộ nhớ lớn hơn với cỏc bảng định tuyến cú kớch thước tăng lờn. Một giải phỏp khỏc nhằm phõn tỏn và giảm tốc độ truyền bằng cỏc khối chuyển gúi song song, như vậy cấu trỳc này tận dụng được băng thụng của BUS sử dụng chung. Tuy nhiờn, cỏc bộ định tuyến thế hệ 2 chỉ tồn tại trong một khoảng thời gian ngắn vỡ khụng hỗ trợ được yờu cầu thụng lượng lại mạng lừi, cấu trỳc sử dụng bus
làm phương tiện truyền đó bộc lộ điểm yếu rừ rệt và rất khú thiết kế tại tốc độ cao.
Để giải quyết vấn đề tắc nghẽn của cỏc bộ định tuyến thế hệ thứ hai, thế hệ bộ định tuyến
thứ ba được thiết kế với mục tiờu thay thế bus sử dụng chung bằng trường chuyển mạch. Cỏc thiết kế cho bộ định tuyến thế hệ thứ 3 nhằm giải quyết 3 vấn đề tiềm tàng trước đõy: Năng lực xử lý, kớch thước bộ nhớ, và băng thụng của bus. Cả 3 vấn đề này đều cú thể trỏnh được bằng cỏch sử dụng một kiến trỳc với nền tảng là ma trận chuyển mạch và cỏc giao diện được thiết kế hợp lý.
Hỡnh 3.7 chỉ ra một kiến trỳc thụng dụng nhất, bộ định tuyến được chia thành hai mặt bằng xử lý riờng biệt: Mặt bằng định tuyến gồm bộ xử lý, bộ nhớ điều hành và cơ sở dữ liệu sử dụng cho cỏc giao thức định tuyến; mặt bằng chuyển tiếp gúi tin được xõy dựng trờn cơ sở ma trận chuyển mạch gúi và được điều khiển trực tiếp bởi bảng thụng tin chuyển tiếp gúi tin. Một bước tiến quan trọng trong việc xõy dựng cỏc bộ định tuyến hiệu năng cao là tăng cường xử lý cho từng giao diện mạng để giảm thiểu khối lượng xử lý và nguồn tài nguyờn bộ nhớ của bộ định tuyến. Cỏc bộ xử lý đa năng và cỏc mạch tớch hợp đặc biệt hoàn toàn cú thể giải quyết vấn đề này. Tuy nhiờn, khả năng xử lý tổng thể cho cỏc gúi tin qua hệ thống như thế nào cũn phụ thuộc vào khả năng tỡm và chọn tuyến, cũng như kiến trỳc trường chuyển mạch được lựa chọn. 3.2.1 Tổng quan về kiến trỳc trường chuyển mạch gúi
Như phần trờn đó trỡnh bày cỏc thế hệ bộ định tuyến khụng sử dụng trường chuyển mạch trong mặt bằng chuyển tiếp gặp rất nhiều trở ngại khi xử lý tốc độ cao bởi cỏc giới hạn của bộ xử lý về mặt tốc độ, kiến trỳc khụng phõn tỏn chức năng và được coi như là một kiểu chuyển mạch phõn chia thời gian. Nờn hầu hết cỏc bộ định tuyến tốc độ cao hiện nay đều sử dụng
trường chuyển mạch khụng gian.
Cỏc trường chuyển mạch gúi cú khả năng lưu đệm và chuyển tiếp cỏc gúi tin cú độ dài thay
đổi hoặc cố định, nờn chiến lược sử dụng bộ đệm phải phự hợp với kiến trỳc của trường
chuyển mạch, cỏc bộ đệm cú thể được bố trớ tại đầu vào, đầu ra hoặc trung tõm trường chuyển mạch. Cỏc vấn đề liờn quan đến sử dụng bộ đệm sẽ được trỡnh bày cụ thể trong mục 3.2.3.
Hỡnh 3.8 dưới đõy chỉ ra một cỏch nhỡn tổng quan về cỏc kiểu kiến trỳc trường chuyển mạch gúi. Mụ hỡnh này dựa trờn cỏch phõn chia của cụng nghệ chuyển mạch tế bào ATM, là cụng nghệ chuyển mạch gúi cú kớch thước gúi cố định. Cỏc ứng dụng trường chuyển mạch tốc độ
cao phổ biến hiện nay đều dựa trờn nguyờn tắc chuyển mạch kiểu tế bào này [4].
Hỡnh 3.8: Phõn loại trường chuyển mạch gúi
Dựa trờn kỹ thuật chuyển mạch cỏc trường chuyển mạch gúi được phõn chia thành hai nhúm tương tự như trong kỹ thuật chuyển mạch kờnh: Chuyển mạch phõn chia theo thời gian TDS ( Time Division Switching) và chuyển mạch phõn chia khụng gian SDS (Space Division
Switching). Chuyển mạch phõn chia thời gian TDS chia thành hai kiểu: chia sẻ bộ nhớ và chia sẻ phương tiện. Chuyển mạch phõn chia theo khụng gian chia thành hai nhỏnh chớnh: Chuyển mạch đơn đường và chuyển mạch đa đường. Trong mục này chỳng ta xem xột một số đặc điểm cơ bản, cỏc ưu nhược điểm của cỏc ma trận chuyển mạch này.
(i) Chuyển mạch phõn chia thời gian
Cấu trỳc chuyển mạch phõn chia theo thời gian TDS được nhỡn nhận như một cấu trỳc truyền thụng đơn chia sẻ tài nguyờn cho cỏc gúi tin vào/ra hệ thống. Thành phần chia sẻ tài nguyờn này cú thể là Bus, mạch vũng Ring hoặc bộ nhớ. Nhược điểm lớn nhất của kỹ thuật này là giới hạn dung lượng của cấu trỳc truyền thụng nội. Tuy nhiờn, cỏc cấu trỳc này cú thể dễ dàng mở rộng để hỗ trợ cho cỏc điều hành kết nối đa hướng hoặc multicast. Một số bộ định
tuyến IP vẫn sử dụng kiến trỳc này và thuộc về cỏc thế hệ đầu và thế hệ hai của bộ định tuyến.
Chuyển mạch chia sẻ phương tiện: Trong chuyển mạch chia sẻ phương tiện, cỏc gúi tin tại
cổng vào được ghộp kờnh theo thời gian và chuyển trờn phương tiện (bus hoặc mạch vũng ring). Độ thụng qua của phương tiện chia sẻ này quyết định năng lực của toàn bộ chuyển mạch.
Hỡnh 3.9: Cấu trỳc trường chuyển mạch chia sẻ phương tiện
Như chỉ ra trờn hỡnh 3.9 cỏc cổng đầu ra được gắn trực tiếp với bộ lọc địa chỉ AF (Address Filter) và bộ đệm FIFO (First in First Out). AF xỏc định địa chỉ của cỏc cổng đầu vào và lọc cỏc địa chỉ cú đầu ra tương ứng trờn cổng đầu ra. Cỏc bộ lọc địa chỉ và cỏc bộ đệm trờn cỏc
cổng đầu ra hoạt động độc lập và cú thể thiết kế riờng biệt nhưng điều đú cũng là trở ngại khi số lượng mạch logic rất lớn. Để thực hiện chuyển mạch qua phương tiện sử dụng chung, hệ
thống chuyển mạch chia thời gian thành N khe thời gian TS và trong cỏc khe thời gian nhất
định cỏc gúi được truyền qua phương tiện chung.
Điểm bất lợi lớn nhất của kiến trỳc này là kớch thước trường chuyển mạch N bị giới hạn bởi
tốc độ bộ nhớ. Trong thực tế, khi tất cả N gúi đầu vào đều cựng ra một cổng đầu ra, FIFO
khụng thể lưu toàn bộ N gúi tin trong một khe thời gian nếu trường chuyển mạch cú kớch thước lớn và tốc độ đầu vào quỏ cao. Việc thiếu bộ nhớ đệm FIFO sẽ gõy tắc nghẽn cục bộ tại đầu ra và cỏc gúi sẽ bị tổn thất trong khi đú cỏc bộ nhớ tại cỏc cổng khỏc cú thể cũn trống mà khụng
được sử dụng.
Chuyển mạch chia sẻ bộ nhớ: Trong cấu trỳc chia sẻ bộ nhớ như chỉ ra trờn hỡnh 3.10 dưới
đõy, cỏc gúi tin được ghộp theo thời gian thành một luồng dữ liệu đơn và chuyển tuần tự vào
Hỡnh 3.10: Kiến trỳc trường chuyển mạch chia sẻ bộ nhớ
Căn cứ vào tiờu đề của gúi tin, cỏc gúi tin sẽ được chuyển tới cỏc đầu ra tương ứng. Địa chỉ
để cung cấp cho cỏc gúi tin ghi vào và đọc ra được điều khiển bởi module điều khiển theo cỏc
thụng tin trong tiờu đề gúi tin.
Ưu điểm của kiểu trường chuyển mạch chia sẻ bộ nhớ này là cú thể tối ưu được bộ nhớ khi
chia sẻ tài nguyờn. Kớch thước của bộ nhớ cú thể đặt phự hợp với yờu cầu để giữ tỉ lệ mất mỏt tế bào dưới một giỏ trị chọn trước. Tuy nhiờn, nhược điểm chớnh cũng nảy sinh từ vấn đề bộ nhớ này, bộ nhớ phải duy trỡ một khụng gian tối thiểu đồng thời phải mềm dẻo để đỏp ứng sự bựng nổ của lưu lượng. Đồng thời tốc độ ghi đọc bộ nhớ phải lớn gấp N lần tốc độ luồng đầu vào (λN). Cú hai kiểu chia sẻ bộ nhớ là phõn hoạch hoàn toàn và chung hoàn toàn. Hai kiểu chia sẻ này hướng tới hai tiờu chớ ngược nhau: tiờu chớ chia sẻ và tiờu chớ cụng bằng. Vỡ vậy, nếu chọn một tiờu chớ thớ tiờu chớ cũn lại sẽ là nhược điểm.
(ii) Chuyển mạch phõn chia khụng gian
Trong chuyển mạch khụng gian cỏc đường dẫn được thiết lập đồng thời giữa cỏc cổng đầu vào và cỏc cổng đầu ra, hoạt động cựng một tốc độ số liệu như tại đầu vào và đầu ra. Hơn nữa,
ở đõy khụng cần bộ điều khiển tập trung mà được phõn bố trong toàn bộ trường chuyển mạch.
Theo lý thuyết, dung lượng của trường chuyển mạch khụng gian là vụ hạn, tuy nhiờn trong thực tế dung lượng bị hạn chế bởi số lượng cỏc đấu nối vật lý, giới hạn của kết nối và đồng bộ hệ thống.
Trường chuyển mạch phõn chia theo khụng gian cú thể khụng đỏp ứng được việc thiết lập
cho tất cả cỏc yờu cầu đấu nối đồng thời và nú phụ thuộc rất nhiều vào cấu trỳc của chuyển
mạch. Trường hợp đú gọi là tắc nghẽn nội, và đú là vấn đề trung tõm của trường chuyển mạch khụng gian. Thậm chớ nếu trường chuyển mạch là khụng tắc nghẽn, vẫn cú thể xảy ra trường hợp cú nhiều hơn 1 đầu vào cựng muốn đấu nối tới đầu ra trong cựng một thời điểm. Đõy là
hiện tượng gọi là nghẽn đầu ra. Vấn đề tranh chấp đầu ra được giải quyết bởi giải phỏp bố trớ cỏc bộ đệm trong trường chuyển mạch. Cỏc kiểu bố trớ bộ đệm sẽ được trỡnh bày trong mục
3.2.3.
SDS được phõn chia dựa trờn số lượng đường dẫn khả dụng giữa cỏc cặp đầu vào và đầu
ra, trong cỏc chuyển mạch đơn đường, chỉ tồn tại một đường dẫn giữa một cặp đầu vào/ra,
trong khi chuyển mạch đa đường tồn tại nhiều hơn một đường dẫn giữa một cặp đầu
vào/ra.Trong chuyển mạch đơn đường cú cỏc kiểu chuyển mạch crosbar, chuyển mạch kết nối đầy đủ và chuyển mạch banyan. Trong chuyển mạch đa đường gồm: chuyển mạch Banyan mở
Chuyển mạch crossbar: Chuyển mạch crossbar là một ma trận chuyển mạch hai chiều thường
là ma trận vuụng (NxN), được cấu tạo bởi cỏc phần tử kết nối chộo hai trạng thỏi ( cross – bar). Hỡnh 3.11 chỉ ra vớ dụ của một ma trận crossbar kớch thước (4x4).
Hỡnh 3.11: Kiến trỳc ma trận chuyển mạch Crossbar
Trong kỹ thuật chuyển mạch kờnh, cỏc tiếp điểm được điều khiển từ một trung tõm điều
khiển khu vực LOC (Local Controller). Trong ma trận crossbar của kỹ thuật chuyển mạch gúi, cỏc phần tử đấu nối chộo thực hiện trực tiếp việc kết nối. Đặc tớnh tự kết nối là một đặc điểm riờng của trường chuyển mạch gúi, chức năng này cũn được gọi là chức năng tự định tuyến (sẽ
được đề cập ở mục 4.2.2). Kiến trỳc trường chuyển mạch kiểu Crossbar cú 3 đặc điểm ưu việt:
Khụng tắc nghẽn nội, cấu trỳc đơn giản và cú thể cấu trỳc theo module. Tuy nhiờn, độ phức tạp phần cứng sẽ tăng theo số lượng điểm kết nối chộo và bằng O (N2) và vẫn cú thể xảy ra khả năng tranh chấp đầu ra.
Chuyển mạch kết nối đầy đủ: Trường chuyển mạch với cỏc kết nối trung gian đầy đủ cho phộp
cỏc gúi tin luụn lựa chọn được một tuyến đường giữa hai cổng của trường chuyển mạch. Kiểu kết nối này đảm bảo khả năng khụng tắc nghẽn của trường chuyển mạch nhưng tăng độ phức
tạp của phần cứng khi số điểm kết nối tăng lờn. Trường chuyển mạch kết nối đầy đủ hoạt động tương tự như trường chuyển mạch chia sẻ phương tiện. Hỡnh 3.12 chỉ ra một vớ dụ của kiểu trường chuyển mạch kết nối đầy đủ.
Hỡnh 3.12: Chuyển mạch khụng gian kiểu kết nối đầy đủ
Cỏc gúi tin đầu vào được phỏt quảng bỏ trờn toàn bộ cỏc cổng đầu ra, vỡ vậy một số gúi từ cỏc đầu vào khỏc nhau cú thể yờu cầu ra đồng thời một cổng đầu ra tại một thời điểm, để giải
quyết vấn đề này cỏc bộ đệm sẽ được bố trớ tại trung tõm hoặc tại đầu ra của cỏc cổng. Chuyển mạch kết nối đầy đủ cú tốc độ xử lý tiờu đề rất lớn khụng gian tiờu đề yờu cầu N2 bus quảng bỏ riờng biệt. Đõy chớnh là nhược điểm lớn nhất của kiểu trường chuyển mạch này. Ưu điểm
của trường chuyển mạch kết nối đầy đủ nằm ở chỗ đơn giản và cấu trỳc khụng tắc nghẽn.
Chuyển mạch dựa trờn cấu trỳc Banyan: Chuyển mạch dựa trờn cấu trỳc banyan là một họ
chuyển mạch tự định tuyến dựa trờn cỏc phần tử chuyển mạch (2x2). Mạng banyan là mạng cho phộp kết nối bất kỳ một đầu vào đến một đầu ra bất kỳ. Cỏc trường chuyển mạch trong họ Banyan gồm cú: delta, omega và mạng banyan. Sự khỏc biệt chủ yếu của cỏc trường chuyển