I Đại số boolean
d.Phơng phỏp dựng bảng Karnaugh
Quy tắc xõy dựng bảng:
+ Bảng có 2n ụ để biểu diễn hàm n biến, mỗi ụ cho một tổ hợp biến
+ Cỏc ụ cạnh nhau hay đối xứng nhau chỉ khỏc nhau 1 biến (ghi theo thứ tự của mà Gray). Cỏc hàng và cột của bảng đợc ghi cỏc tổ hợp giỏ trị biến sao cho hàng và cột cạnh nhau hay đối xứng nhau chỉ khác nhau 1 biến
+ Ghi giỏ trị của hàm ứng với tổ hợp tại ụ đú
Chú ý: đối với CTT ụ giỏ trị hàm bằng 0 đ−ỵc đĨ trống đối với CTH ụ giỏ trị hàm bằng 1 đợc để trống
Hàm khụng xỏc định tại tổ hợp nào thỡ đỏnh dấu X vào ụ đú vớ dụ: biểu diễn hàm sau bằng bảng Karnaugh
F(A, B, C) = ∑0,2,5 với N = 1, 4 (cách viết theo CTT)
010 011 001 101 100 110 000 111 10 11 01 00 1 0
Chơng V: Mạch số
F(A, B, C) = ∏3,6,7 với N = 1, 4 (cách viết theo CTH)
Với N là tập hợp của tổ hợp biến mà tại đú giỏ trị của hàm khụng xỏc định.
Thực hiện nh cỏc bớc ở trờn ta cú bảng Karnaugh biĨu diƠn cho hàm F theo CTT nh− sau:
A \ BC 00 01 11 10
0 1 X 1
1 X 1
Hoặc cú thể biểu diễn hàm F theo CTH nh− sau:
A \ BC 00 01 11 10
0 X 0
1 X 0 0
IIỊ Các hàm logic sơ cấp
+ Hàm F(A) = A
Hàm này thực hiện phộp lấy phần tử bự của Phần tử thực hiện hàm là phần tử NOT, thờng đợc gọi là cổng đảo, cú một đầu vào và một đầu r Trạng thỏi của đầu ra luụn ngợc với đầu và Ký hiƯu cđa mạch nh− sau:
+ Hàm F(A,B) = ẠB
Hàm này thực hiƯn phép nhõn logic (hay cũn gọi là phộp hội). Phần tử thực hiện chức năng của hàm trờn là phần tử AND (cũn gọi là cổng AND). Một cổng AND cú hai hay nhiều đầu vào và chỉ cú một đầu r Đầu ra cú mức logic 1 chỉ khi tất cả cỏc đầu vào ở mức 1; và cú mức 0 khi một trong các đầu vào ở mức 0. Hỡnh dới đõy chỉ ra ký hiệu và bảng chõn lý của cổng AND với 2 đầu và
Tỉng quát: Hàm AND chỉ mang gớa trị 1 khi cỏc đầu vào đồng thời bằng 1
+ Hàm F(A,B) = A + B
Hàm này thực hiƯn phép cộng logic (hay cũn gọi là phộp tuyển). Phần tử thực hiện là phần tử OR (cũn gọi là cỉng OR). Cỉng OR có mức logic cao khi cú ớt nhất một đầu vào ở mức 1; và chỉ khi cả 2 đầu vào ở mức logic 0 đầu ra cổng OR mới có mức logic 0. Hàm OR có ký hiƯu và bảng chõn lý nh hỡnh dới đõy:
Tổng quỏt: Hàm OR chỉ mang giỏ trị 0 khi tất cả cỏc đầu vào đồng thời bằng 0
Hàm này cũn gọi là hàm Sheffer. Phần tử mạch điện thực hiện hàm là phần tử NAND (cổng NAND). Về cơ bản, đõy là một cổng AND theo sau là cổng NOT. Đầu ra cú mức logic 0 chỉ khi tất cả đầu vào cú mức logic 1. Dới đõy là ký hiệu và bảng trạng thỏi (bảng chõn lý) của cổng NAND 2 đầu và
Tỉng quát: Hàm NAND chỉ mang giỏ trị 0 khi tất cả cỏc đầu vào đều cú mức logic 1
+ Hàm F(A,B) = A+B
Hàm này cũn gọi là hàm Pierc Phần tử mạch điện thực hiện hàm là phần tử NOR (cổng
NOR). Đõy là cổng OR theo sau bởi cổng NOT. Đầu ra cú mức logic thấp khi một hay nhiều đầu
vào ở mức logic cao; và đầu ra cú mức logic cao chỉ khi tất cả đầu vào ở mức thấp. Dới đõy là ký hiệu và bảng chõn lý của hàm.
Tổng quỏt: hàm NOR chỉ mang giỏ trị 1 khi tất cả cỏc đầu vào đều cú mức logic 0
+ Hàm F(A,B) = A⊕B = AB+ A.B
Phần tử thực hiện hàm này là phần tử Exclusive OR (hay cổng XOR). Cổng này cú 2 đầu vàọ Cỉng này là thành phần cơ bản của phộp so sỏnh. Khi 2 đầu vào giống nhau, đầu ra ở mức logic 0; cũn khi 2 đầu vào khỏc nhau, đầu ra cú mức logic 1. Dới đõy là ký hiệu và bảng trạng thỏ
Tổng quỏt: hàm XOR cho giỏ trị 1 khi số cỏc chữ số 1 trong tổ hợp là một số lẻ. Đõy chớnh là tính
chất cđa hàm cộng module n biến
+ Hàm F(A,B) = A⊕B=A~B= A⊗B=A.B+A.B
Hàm này gọi là hàm tơng đơng. Cổng logic thực hiện hàm này là cổng XNOR. Đõy là sự kết hợp cđa hàm XOR và theo sau bởi hàm NOT. Khi 2 đầu vào giống nhau đầu ra ở mức logic 1; còn khi 2 đầu vào khỏc nhau, đầu ra cú mức logic 0. Dới đõy là bảng chõn lý và ký hiệu hàm
Chơng V: Mạch số
IV. Các phần tử nhớ cơ bản
Nh đà núi, mạch dÃy là mạch cú tớn hiệu ra khụng chỉ phụ thuộc vào tớn hiệu vào mà cũn phụ thuộc vào trạng thỏi trong của mạch, nghĩa là mạch cú khả năng lu trữ để nhớ trạng thỏ Cỏc phần tử để nhớ trạng thỏi của mạch dÃy đợc gọi là cỏc flip-flop (mạch bập bờnh). Flip flop là phần tử nhớ đơn bit, nghĩa là nú ở một trong hai trạng thỏi 0 hoặc 1 và chỉ thay đổi trạng thỏi khi cú tỏc động phự hợp (gọi là cú khả năng nhớ đợc 1 chữ số nhị phõn).
1. Định nghĩa và phõn loại
Flip – flop / FF là phần tử cú khả năng lu trữ 1 trong 2 trạng thỏi là 0 hoặc 1.
FF thờng cú nhiều đầu vào và 2 đầu ra cú tớnh liờn hợp (đầu ra này là đảo của đầu ra kia), ký hiƯu là Q và Q.
Ký hiƯu vỊ tính tích cực trong mạch FF:
Cú thể phõn loại FF theo 2 cách nh− sau:
2. Flip-Flop kiểu RS
RS FF là mạch Flip-Flop đơn giản nhất chỉ cú 2 đầu vào điều khiển R (Reset xoỏ) và S (Set thiết lập), RS-FF cú thể đợc xõy dựng từ 2 cỉng NAND hay 2 cỉng NOR. Hình d−ới đõy chỉ ra bảng trạng thỏi rỳt gọn và sơ đồ của mạch với cỏc cỉng NAND và ký hiƯu cđa RS - FF
Flip-flop D - FF Đồng bộ Theo chức năng Dị bộ JK - FF RS - FF T - FF Bình th−ờng Chđ /tớ Theo cỏch làm việc FLIP - FLOP Cỏc đầu vào điỊu khiĨn Q Q mức + mức - s−ờn + s−ờn - xung tích cực ở s−ờn – xung tích cực ở mức + xung tích cực ở s−ờn + xung tích cực ở mức -
R, S là cỏc đầu vào điều khiển
Qn là trạng thỏi của FF tại thời điểm hiện tại t
Q là trạng thỏi sẽ chuyển tới của FF sau thời gian quỏ độ, tức trạng thỏi của FF ở thời điểm tiếp theo
Giả thiết, tại thời điểm bắt đầu, S=1 và R= 0. Mức đầu ra của cổng 1 là thấp (0) và điều này tạo nờn trạng thỏi cao trờn đầu ra của cổng 3 (Q=1). Tuy nhiờn, đầu ra của cổng 2 ở mức cao, bởi thế cổng 4 có cả hai đầu vào đều ở mức cao (từ cổng 2 và 3) nờn đầu ra của nú sẽ ở mức thấp (Q =0). Flip-Flop ở trạng thỏi SET và đầu ra Q =1 bất kể Qn trớc đú là 0 hay 1.
Khi S=0 và R=1, Flip-Flop sẽ chuyển trạng thỏi và đầu ra: Q=0; Q =1. Trờng hợp này, Flip- Flop đợc RESET hay xoỏ về 0, trạng thỏi logic 0 trờn Q dự trớc đú Qn là 0 hay 1.
Trạng thỏi mà trong đú, cả hai đầu vào đều ở mức R = S = 0 đợc gọi là trạng thỏi nhớ, vỡ đầu vào sẽ duy trỡ trạng thỏi trớc đú, Qn.
Nếu đầu vào SET và RESET đồng thời ở mức cao (S = R = 1), ta sẽ cú trạng thỏi sau:
Q = Q = 1 đợc coi là trạng thỏi khụng xỏc định (khụng sư dơng hay cấm) R-S Flip- Flop khụng đợc thiết kế để hoạt động trong trạng thỏi R=S=1.
Nhận xét:
+ Phơng trỡnh đặc trng của RS FF là Q=S+Qn.R
+ S ln đ−a Q vỊ gía trị 1 + R luụn đa Q về giỏ trị 0
+ FF tắt, tức chun trạng thỏi từ 1 sang 0 với phơng trỡnh Toff = SRQn
+ FF bật, tức chuyển trạng thỏi từ 0 sang 1 với phơng trỡnh Ton = SRQn
RS Flip-Flop với đầu vào xung nhịp
Cỏc hệ thống tuần tự thờng yờu cầu cỏc Flip-Flop thay đổi trạng thỏi đồng bộ với xung nhịp. Khi đú ng−ời ta coi FF nh− một mạch chốt hay RS FF đồng bộ hay RST FF hay RS FF nhịp. ĐiỊu này có thĨ thực hiện đợc bởi việc thay đổi mạch nh sau:
Khi ch−a có xung nhịp, Flip-Flop sẽ giữ nguyờn trạng thỏi khụng phụ thuộc vào R và S (trạng thỏi nhớ), nghĩa là trạng thỏi của FF bị chốt lại .
Khi có xung nhịp:
nếu R = S = 0, đầu ra của Flip-Flop sẽ khụng đổi;
nếu R = 0, S = 1, Flip-Flop sẽ cú trạng thỏi đầu ra: Q = 1, Q = 0; nếu R = 1, S = 0 ta sẽ có trạng thỏi đầu ra: Q = 0 và Q = 1.
Chơng V: Mạch số
Tóm lại: Khi khụng cú xung nhịp FF khụng thay đổi trạng thỏi (khụng phụ thuộc vào tớn hiệu đầu vào điều khiển) và chỉ khi cú xung nhịp Ck mạch mới làm việc theo bảng chức năng (phụ thuộc vào tớn hiệu đầu vào điều khiển)
Các biến thĨ cđa RS – FF
ĐĨ sử dụng đợc cả tổ hợp cấm R = S = 1 ngời ta chế tạo cỏc biến thể của RS – FF nh− FF R, FF S và FF Cỏc FF này đợc sử dụng khỏ rộng rÃi trong cỏc khõu điều khiển cđa hƯ thống số.
Flip Flop R: ứng với tổ hợp cấm đầu ra Q = 0 Flip flop S : ứng với tổ hợp cấm đầu ra Q = 1
Flip flop E: ứng với tổ hợp cấm FF khụng chuyển trạng thỏi
3. JK Flip-Flop
JK – FF là một loại FF vạn năng và cú nhiều ứng dụng
JK Flip-Flop cịng t−ơng tự nh một R-S khoỏ và cú cỏc đầu ra hồi tiếp về đầu vào nh hỡnh dới đõ
Một u điểm của J-K Flip-Flop là nú khụng cú trạng thỏi khụng xỏc định nh của R-S khi cả hai đầu vào ở mức 1.
Ví dụ: nếu J = K = 1; Q = 1 và Q = 0; khi cú xung nhịp đến, chỉ cú cổng 2 cho phộp truyền dữ liệu vào, cũn cổng 1 sẽ ngăn lạ Mức 0 tại đầu ra cđa cỉng 2 sẽ khiến cho phần tư nhớ chun trạng thỏ Nh vậy, khi cỏc đầu vào đều ở mức cao, đầu ra sẽ đảo hay lật (toggle) trạng thỏi tại mỗi xung nhịp vàọ
Nhận xét:
+ Phơng trỡnh đặc trng của JK FF cú dạng: Q=J.Q+KQ
+ Cú sự tơng ứng giữa JK và RS, J t−ơng ứng với S, K t−ơng ứng với R nh−ng tỉ hỵp 11 trong JK vẫn đợc sử dụng mà khụng bị cấm nh trong RS
+ JK = 00 FF luụn giữ nguyờn trạng thỏi JK = 01 FF luụn chuyển đến trạng thỏi 0 JK = 10 FF luôn chuyển đến trạng thỏi 1 JK = 11 FF luụn lật trạng thái
JK Flip-Flop chỉ có một khả năng cho trạng thỏi khụng xỏc định, đú là khi độ dài xung nhịp lớn hơn thời gian trun đạt. Giả thiết, Flip-Flop đang ở trong trạng thỏi: Q = 0 , Q =1 và J = K = 1;
Khi cú xung nhịp đến, đầu ra sẽ đảo trạng thỏi sau một khoảng thời gian truyền đạt t : Q = 1 và Q =0;
Tuy nhiờn, do vẫn cú xung nhịp kớch thớch, đầu ra sẽ hồi tiếp trở lại đầu vào khiến mạch cú xu hớng dao động giữa 0 và 1. Bởi thế, tại thời điểm cuối của xung nhịp, trạng thỏi của Flip-Flop sẽ khụng đợc xỏc định. Hiện tợng này gọi là hiện tợng đua vũng quanh và cú thể gõy nờn chuyển biến sai nhầm của mạch. Ngời ta khắc phục hiện tợng này bằng cỏch sử dụng mạch JK FF kiĨu chđ tớ.
JK Flip-Flop kiĨu chđ tớ.
Mạch bao gồm 2 nửa giống nhau, mỗi nửa là một RS Flip-Flop, FF thứ nhất gọi là FF master (chđ) và FF thứ 2 gọi là FF slave (tớ). Đầu vào của FF chủ là đầu vào của mạch và đầu ra của FF tớ là đầu ra của mạch. Tớn hiệu hồi tiếp từ đầu ra của FF tớ về đầu vào của FF chủ. Cỏc xung đa tới phần tớ là đảo với xung đa tới phần chủ.
Cỏc đầu vào Preset và Clear sẽ cú chức năng giống nh của đầu vào Set và Reset. Chỳng tỏc động đến đầu ra một cỏch khụng đồng bộ, tức chỳng sẽ thay đổi trạng thỏi đầu ra mà khụng phụ thuộc vào sự có mặt của xung nhịp; và chủ yếu để đa đầu ra về một trạng thỏi đã biết nào đó. (ngời ta cũn gọi đõy là cỏc đầu vào điều khiển trực tiếp)
Giả thiết cỏc đầu vào này là khụng tớch cực (khi Pr = Cl = 1), khi có xung nhịp đến, Flip-Flop sẽ thay đổi trạng thỏi nh trong bảng chõn lý sau:
CK J K Qn+ 1 0 x 0 0 1 1 x 0 1 0 1 Qn Qn 0 0 n Q
Với Qn+1: trạng thỏi kế tiếp; Qn : trạng thỏi trớc đú. x: trạng thỏi khụng xỏc định.
Trong khoảng thời gian xung nhịp là cao, phần Tớ khoỏ, bởi thế cỏc đầu ra Q và Q sẽ không thay đổ Khi xung nhịp chuyển từ 1 về 0, khối Tớ sẽ chuyển trạng thỏi trong khi khối Chđ sẽ khố. Nói cách khỏc, dữ liệu trờn J và K trớc tiờn đợc truyền đến khối Chủ tại sờn tăng của của xung nhịp và truyền tới khối Tớ tại sờn xuống; nh vậy, trạng thỏi khụng xỏc định của đầu ra nh trờng hợp J-K Flip-Flop sẽ đợc loại bỏ.
4. D Flip-Flop
D FF là loại FF chỉ cú một đầu vào điều khiển D với ký hiệu và bảng chõn lý nh sau:
Phơng trỡnh đặc trng của D là Q = D
Thực chất D FF chính là một khâu trƠ có thời gian δt là thời gian quỏ độ của mạch. Đầu ra Q chớnh là trễ của đầu vào sau khoảng thời gian δt, vỡ vậy FF này cú tờn là D FF (Delay FF)
Chế tạo D FF từ JK FF
Nếu từ một JK Flip-Flop thờm vào một bộ đảo nh hỡnh dới thỡ đầu vào K luụn là bự của J và
S D CP R Q _ Q U3A D Q Q 0 0 1 1 1 0
Chơng V: Mạch số
sẽ tạo nờn mạch D Flip-Flop. Hoạt động của nú rất đơn giản, khi cú xung đồng hồ đến, dữ liệu tại đầu vào sẽ đợc truyền và giữ nguyờn tại đầu r
Ngoài ra cũng cú thể chế tạo D FF từ RS FF bằng cỏch thờm cổng NOT giữa hai đầu vào S và R tơng ứng với J và K nh ở hỡnh trờn.
Biến thĨ cđa D FF
Trên thực tế ng−ời ta sư dơng biến thĨ cđa D là DV FF. Loại FF này cú bảng trạng thỏi và sơ đồ xõy dựng từ các cỉng NOR nh− sau:
Từ bảng trạng thỏi ta thấy:
+ Khi V = 1 FF DV hoạt động nh một FF D thụng thờng
+ Khi V = 0 FF khụng đổi trạng thỏi với bất kỳ mức logic nào cđa D
5. Flip-Flop kiĨu T.
FF T là một FF cú 2 đầu ra và 1 đầu vào T. T FF cú bảng trạng thỏi nh sau:
Khi T = 0 FF giữ nguyờn trạng thỏi Khi T = 1 FF lật trạng thỏi (Toggle) Phơng trỡnh đặc trng của T FF: Q=T⊕Qn
Nh− vậy mạch T FF thay đổi trạng thỏi tuần tự theo mỗi lần cú xung kớch thớch
Chỳ ý: Khi đầu vào T cú thời gian tồn tại ở mức logic cao trong một khoảng dài hơn so với thời gian
chuyển trạng thỏi (thời gian trễ) của mạch thỡ mạch sẽ tiếp tục lật trạng thái tới khi hết thời gian tồn tại ở mức logic cao của T, quỏ trỡnh đú làm cho việc xỏc định chớnh xỏc mạch đang ở trạng thỏi nào là khụng thể, do đú T chỉ cú thể làm việc ở chế độ đồng bộ (vỡ thực tế thời gian tồn tại mức logic cao của T luụn lớn hơn rất nhiều thời gian trƠ cđa mạch)
Chế tạo T FF từ JK FF
Rõ ràng T FF đơn giản là một JK Flip-Flop với cả J và K đều ở mức logic 1. (xem hỡnh trờn)
V D Qn+1 1 0 0 1 1 1 0 0 Qn 0 1 Qn Q Q V D U1D U1C U1B U1A T Qn+1 0 Qn 1 Qn
Vỡ J = K = 1 nờn Flip-Flop này sẽ lật (Toggle) trạng thỏi mỗi khi xung nhịp chun từ 1 vỊ 0.
Biến thĨ cđa T FF
Trên thực tế ng−ời ta sư dơng biến thĨ cđa T là TV FF. Loại FF này cú bảng trạng thỏi nh sau:
Từ bảng trạng thỏi ta thấy:
+ Khi V = 1 FF TV hoạt động nh− một FF T thông th−ờng + Khi V = 0 FF khụng đổi trạng thỏi với bất kỳ mức logic nào