2.7. K t qu mô ph.ng h th$ng
D$ li u mô ph)ng *u vào h th ng g"m có: D$ li u Ethernet rxd_4, rxclk_4(25 Mhz) và rxdv_4 1c a vào liên t#c, kho(ng cách gi$a các gói Ethernet là 12 bytes (t ng +ng v:i 48 chu k2 rxclk_4). Clock PDH a vào có t c
TxE1clk = 2.048 Mhz.
Th c hi n loopback d$ li u DataE1, Clock txclk_4 (25 Mhz) cho ph*n thu. Ta thu 1c d$ li u *u ra h th ng g"m: txen_4, txd_4, cùng v:i txclk_4 (25 Mhz)
a vào.
So sánh d$ li u Ethernet phát và thu ta th y hoàn toàn gi ng nhau, tuy nhiên t c gói Ethernet thu 1c nh) h n t c Ethernet phát vào. i u này theo tính
53
54
Chư ng 3. K T QU VÀ ÁNH GIÁ 3.1 S + kh$i và thi t k ph/n c ng
3.1.1 S + kh$i
Trong s " trên, ph*n c+ng 1c thi t k cho c( chi u thu và chi u phát.
chi u phát, d$ li u d!ng IP (ví d# nh t0 máy tính ho<c m t thi t b% nào ó s, d#ng giao di n IP) 1c a vào qua gi7c RJ45 (lo!i HR911105A c.a hãng Hanrun) qua
IC giao ti p v t lý DM9161A 1c chuy n thành d$ li u d!ng s (mã hóa NRZ), d$
li u s này giao ti p v:i chip FPGA b=ng giao di n theo chu'n MII (Media Independent Interface) ho<c RMII ( ây, s, d#ng giao di n MII). Trong chip FPGA, d$ li u 1c lo!i b) ph*n header c.a gói IP và óng gói theo chu'n GFP,
sau ó 1c óng khung E1 và a vào IC giao ti p lu"ng E1 (DS32384T). D$ li u
sau IC giao ti p E1 1c a vào bi n áp lu"ng T1094NL ch-nh s,a d!ng xung
HDB3 và a ra giao ti p v:i &ng dây. chi u thu, quá trình 1c th c hi n
ng 1c l!i, d$ li u d!ng HDB3 t0 &ng dây (lu"ng E1) qua bi n áp lu"ng vào IC
giao ti p lu"ng E1 bi n i thành d!ng s (mã hóa NRZ). Sau ó, d$ li u s 1c
a vào chip FPGA x, lý E1_deframe, GFP deframe sau ó a vào IC giao ti p v t lý thành d$ li u IP và cu i cùng a ra gi7c RJ45 có tích h1p bi n áp giao ti p v:i thi t b% *u cu i IP.