BÀI 6 : BỘ NHỚ
6.3. MỞ RỘNG DUNG LƯỢNG BỘ NHỚ
6.3.2. Phương pháp mở rộng số đường dữ liệu
Giả sử chúng ta cần một bộ nhớ có thể lưu trữ được 16 từ 4 bit, nhưng thực tế ta chỉ có các chip RAM 16x4 với các đường vào/ra (I/O) chung. Để giải quyết vấn đề này ta có thể kết hợp hai chip 16x4 lại với nhau để tạo thành một bộ nhớ mong muốn. Hình 6.16 minh họa cách kết hợp này.
Hình 6.16: Kết hợp hai RAM 16x4 thành một mo-đun 16x8
Bởi vì mỗi chip chỉ có thể lưu trữ 16 từ 4 bit nên ta có thể xem như đang sử dụng mỗi chip để lưu trữ phân nữa từ. Có nghĩa là RAM-0 chứa 4 bit cao của từng từ trong số 16 từ, và RAM-1 chứa 4 bit thấp của từng từ trong số 16 từ. Một từ có đủ 8 bit có mặt tại các đầu ra của RAM nối với bus dữ liệu.
Như vậy thì bất cứ từ nào trong số 16 từ cũng được chọn bằng cách đưa mã địa chỉ tương ứng vào 4 đường của bus địa chỉ. Điều này có nghĩa là, một khi được đặt lên bus địa chỉ, mã địa chỉ sẽ được áp vào cả hai chip, sao cho mỗi chip được truy xuất cùng vị trí đồng thời. Khi có địa chỉ được chọn, ta có thể đọc hoặc ghi tại địa chỉ này dưới sự điều khiển của đường và đường chung.
- Để đọc thì phải ở mức cao, còn ở mức thấp. Điều này làm các đường I/O của RAM hoạt động như đầu ra. RAM-0 đặt từ 4 bit được chọn của nó lên 4 đường trên của bus dữ liệu, RAM -1 đặt từ 4 bit được chọn của nó lên 4 đường dưới của bus dữ liệu. Lúc này bus dữ liệu đã chứa từ 8 bit hoàn chỉnh được chọn.
- Để ghi thì ở mức thấp và cũng ở mức thấp, làm cho các đường I/O của RAM hoạt động như đầu vào. Từ 8 bit cần ghi được đặt lên bus dữ liệu, 4 bit cao sẽ được
ghi vào vị trí đã chọn của RAM-0 và 4 bit thấp sẽ được ghi vào vị trí đã chọn của RAM-0.
6.4. Giới thiệu IC
- Mục tiêu: Phân biệt các họ IC, ưu nhược điểm và ứng dụng của nó trong mạch .
Chip EPROM M2732A
Hiện nay trên thị trường có nhiều loại EPROM với dung lượng và thời gian truy xuất khác nhau. IC 2732A là loại EPROM NOMS nhỏ có dung lượng 4Kx8 hoạt động với nguồn điện +5V trong suốt tiến trình vận hành bình thường. Hình 6.18 minh họa sơ đồ chân và các chế độ hoạt động của IC này. IC M2732A có 12 đầu vài địa chỉ và 8 đầu ra dữ liệu. Hai đầu vào điều khiển là và . là đầu vào cho phép của chip, được sử dụng để đặt thiết bị vào chế độ có đợi khi năng lượng tiêu thụ giảm. Chân là đầu vào hai mục đích, có chức năng phụ thuộc vào chế độ hoạt động của thiết bị. cho phép đầu ra và được sử dụng để kiểm soát vùng đệm đầu ra dữ liệu của thiết bị, sao cho có thể nối thiết bị này với bus dữ liệu của bộ vi xử lý mà không xảy ra chanh chấp bus. Vpp là điện thế lập trình đặt biệt bắt buộc phải có trong suốt giai đoạn lập trình.
Dạng VPP Q0 – Q7
Đọc VIL VIL VCC Dữ liệu ra
Xác định VIL VIL VCC Dữ liệu ra
Chương trình hãm VIH VPP VCC Hi-Z
Chuẩn VIH X VCC Hi-Z
(d)
Chi chú: VIL = TTL LOW; VIH = TTL HIGH; X = Khơng quan tâm; VPP = 21V danh định
Hình 6.18: (a) Kí hiệu logic của EPROM M2732A; (b) Sơ đồ chân;
(c) Vỏ EPROM với cửa sổ tia tử ngoại; (d) Chế độ hoạt động của EPROM M2732A
Chip EPROM M27C64A
IC EPROM M27C62A là loại EPROM có dung lượng lớn 8Kx8 và thời gian truy xuất là 150ns. Đây là loại EPROM đang phổ biến trên thị trường, có hai dạng vỏ khác nhau để người dùng có thể chọn lựa tuỳ theo nhu cầu. Hình 6.19 minh họa ký hiệu logic và chức năng của các chân EPROM M27C64A.
Hình 6.19
Chức năng của các chân
A0 – A12 Địa chỉ ngõ vào
Q0 – Q7 Dữ liệu ra Kích hoạt chíp Kích hoạt ngõ ra Chương trình VPP Cung cấp chương trình VCC Điện áp cung cấp VSS Nhóm
Hình 6.20: Ký hiệu logic của EPROM và chức năng các chân EPROM M27C64A Chế độ hoạt động của EPROM M27C64A như bảng hình 6.21
Dạng A9 VPP Q0 – Q7
Khóa ngõ ra VIL VIH VIH X VCC Hi-Z
Chương trình VIL VIH VIL Pulse X VCC Dữ liệu vào
Xác định VIL VIL VIH X VPP Dữ liệu ra
Chương trình hãm VIH X X X VPP Hi-Z
Chuẩn VIH X X X VCC Hi-Z
Tín hiệu điện VIL VIL VIH VID VCC Mã
Hình 6.21: Các chế độ hoạt động của EPROM M27C64A
Hình 6.22: Các dạng vỏ và sơ đồ chân tương ứng
BÀI TẬP
1. Dùng IC PROM 4 ngã vào và 4 ngã ra thiết kế mạch chuyển mã từ Gray sang nhị phân của số 4 bit.
2. Dùng IC PAL 4 ngã vào và 4 ngã ra thiết kế mạch chuyển từ mã Excess-3 sang mã Aiken của các số từ 0 đến 9. Dưới đây là 2 bảng mã
3. Thiết kế mạch để mở rộng bộ nhớ từ 2Kx4 lên 2Kx8
4. Thiết kế mạch để mở rộng bộ nhớ từ 1Kx4 lên 8Kx4. Cho biết địa chỉ cụ thể của các IC
5. Thiết kế mạch để mở rộng bộ nhớ từ 2Kx4 lên 6Kx8. Cho biết địa chỉ cụ thể của các IC
BÀI 7: KỸ THUẬT ADC - DAC 7.1. MẠCH CHUYỂN ĐỔI SỐ - TƯƠNG TỰ (DAC) 7.1. MẠCH CHUYỂN ĐỔI SỐ - TƯƠNG TỰ (DAC)
7.1.1. Tổng quát về chuyển đổi DAC:
DAC tiếp nhận một mã số n bit song song ở lối vào và biến đổi nó ra dịng điện hoặc điện áp tương tự ở lối ra. Dòng điện hoặc điện áp ở lối ra DAC là hàm số của mã số lối vào và phải biến thiên phù hợp với sự biến thiên của mã số này.
Sơ đồ khối của bộ biến đổi DAC hoàn chỉnh bao gồm 3 phần tử cơ bản như hình 7.1: một điện áp chuẩn (referent voltage) ổn định bên ngoài, một DAC cơ sở và một mạch
khuếch đại thuật toán.
Với một mã số nhị phân tự nhiên ở lối vào của DAC, ta có điện áp V0 ở lối ra là: V0 = -Vref(B1.2-1+ B22-2…..+ Bn2-n)
Trong đó: Bn là bit có trọng số nhỏ nhất B1 là bit có trọng số lớn nhất
Vref là điện áp chuẩn.
7.1.2. Thông số kỹ thuật của bộ chuyển đổi DAC:
Khi sử dụng hay thiết kế một DAC ta cần phải quan tâm đến thông số kỹ thuật sau:
a. Độ phân giải:
Độ phân giải liên quan đến số bít của một DAC.Nếu số ít là n thì trạng thái của tín hiệu số nhị phân đưa vào là 2n, tương ứng với tín hiệu ra sẽ có 2n mức điện thế khác nhau, do đó độ phân giải của machjlaf 1/2n. Độ phân giải càng bé thì điện thế ở đầu ra có dạng càng liên tục và càng gần với thực tế.
Thí dụ mootjDAC 10 bít sẽ có 210 = 1024 mức điện thế khác nhau ở đầu ra và độ phân giải của mạch sẽ là 1/1024.
b. Độ tuyến tính:
Trong một DAC lý tưởng sự tăng tín hiệu đầu vào số sẽ tỷ lệ với sự tăng của tín hiệu tương tự ở đầu ra. Độ tuyến tính của một DAC phản ánh tính chính xác của yêu cầu này.
c. Độ chính xác:
Độ chính xác của một DAC cho biết sự khác biệt giữa trị số thực tế của Ura và trị số lý thuyết cho một giá trị bất kỳ của tín hiệu số đầu vào, sự khác biệt càng bé thì sự chính xác càng cao.
d. Thời gian thiết lập:
Khi tín hiệu đầu vào số của một DAC thay đổi, tín hiệu đầu ra khơng thể thay đổi ngay lập tức mà phải qua một thời gian nào đó được gọ là thời gian thiết lập. Thời gian
Điện áp chuẩn Vref DAC c¬ së ………….. Các lối vào số +E -E - + RF V0 OA I0
thiết lập phản ánh tính tác động nhanh của một mạch, nó càng bé thì hoạt động càng nhanh.
e. Độ nhạy nhiệt:
Với một giá trị đầu vào cố định, tín hiệu đầu ra của DAC thường hay thay đổi theo nhiệt độ, tính chất này được gọi là độ nhậy nhiệt của một DAC.
7.1.3. Mạch DAC dùng điện trở có trị số khác nhau.
Hình 7.2: Sơ đồ mạch DAC có trị số điện trở khác nhau
Trên hình 7.2. trình bày sơ đồ nguyên lý của DAC 4 bit dùng mạng điện trở trọng số. Trong phương pháp này để thực hiện biến đổi số – tương tự, người ta tạo ra một dòng điện I0 là tổng các dịng thành phần tương ứng Ik được chọn tương thích với mã số ở lối vào nhờ sự điều khiển bởi trạng thái các bit của mã số.
Dòng I0 tỷ lệ với mã số lối vào được chuyển thành điện áp ra tỷ lệ với mã số nhị phân ở lối vào nhờ mạch khuếch đại thuật toán mắc theo kiểu cộng đảo pha. Điện áp ở lối ra của bộ DAC chính là điện áp ở lối ra của bộ khuếch đại thuật tốn.
Các dịng thành phần IK được xác định theo các giá trị các điện trở trọng số 2R, 4R, 8R, 16R và các bit nhị phân Bk theo các hệ thức sau đây:
I1 = B1. Vref/2R; I2 = B2. Vref/4R; I3 = B3. Vref/8R; I4 = B4. Vref/16R; Từ sơ đồ ta có:
V0 = - I0 R
I0 = Vref(B1/2 + B2/4 + B3/8 + B4/16)/R V0 = Vref(B1/2 + B2/4 + B3/8 + B4/16) Như vậy, điện áp ra tỷ lệ thuận với mã số lối vào theo hệ số tỷ lệ là điện áp chuẩn. Nhược điểm của mạch này là số bit càng tăng thì số điện trở khác nhau về giá trị cũng tăng, việc chọn các điện trở chính xác càng khó khăn hơn. Để khắc phục nhược điểm này người ta đã đưa ra loại DAC dùng mạng điện trở R– 2R loại này chỉ dùng có hai loại điện trở.
7.1.4 Mạch DAC sử dụng nguồn dòng
Trong các thiết bị kỹ thuật số đôi lúc cũng địi hỏi q trình điều khiển bằng dịng điện. Do đó người ta đã tạo ra các DAC với ngõ ra dòng để đáp ứng u cầu đó. Hình vẽ là một DAC với ngõ ra dòng tương tự tỷ lệ với đầu vào nhị phân. Mạch DAC này 4 bit, có
4 đường dẫn dịng song song mỗi đường có một chuyển mạch điều khiển. Trạng thái của mỗi chuyển mạch bị chi phối bởi mức logic đầu vào nhị phân.
Hình 7.3: DAC có đầu ra dịng cơ bản
- Dịng chảy qua mỗi đường là do mức điện thế quy chiếu VREF và giá trị điện trở trong đường dẫn quyết định. Giá trị điện trở có trọng số theo cơ số 2, nên cường độ dịng điện cũng có trọng số theo hệ số 2 và tổng cường độ dòng điện ra I0 sẽ là tổng các dòng của các nhánh. 0 0 0 0 3 0 2 1 0 0 (7.5) 2 4 8 (7.6) REF i I I I I B I B B B V V I R
- DAC với đầu dịng ra có thể chuyển thành DAC có đầu ra điện thế bằng cách dùng bộ khuếch đại thuật tốn (Op-Amp) như hình 7.6.
- Ở hình trên I0 ra từ DAC phải nối đến đầu vào “ – ” của bộ khuếch đại thuật toán. Hồi tiếp âm của bộ khuếch đại thuật tốn buộc dịng I0 phải chạy qua RF và tạo điện áp ngõ ra VO và được tính theo cơng thức:
0 0 F (7.7)
V I R
Do đó VO sẽ là mức điện thế tương tự, tỷ lệ với đầu vào nhị phân của DAC.
7.1.5. Mạch DAC dùng mạng điện trở R – 2R
Khác với DAC dùng điện trở trọng số, mạch DAC sử dụng mạng điện trở R–2R chỉ cần dùng 2 loại giá trị điện trở. Nhưng so với các DAC dùng điện trở trọng số có cùng số bit thì số lượng điện trở đòi hỏi phải nhiều hơn. Sơ đồ nguyên lý bộ DA dùng mạng điện trở R – 2R được vẽ trên hình 7.3.
Hình 7.5: Sơ đồ mạch DAC dùng mạng điện trở R – 2R
Đối với DAC loại R – 2R, các chuyển mạch điện tử dù ở vị trí nào 1 hay 0 đều được nối đất: hoặc được nối đất thực sự (vị trí 0), hoặc được nối đất qua điểm đất ảo ở lối vào N (VN = 0) của mạch khuếch đại thuật tốn (ở vị trí 1). Như vậy, dịng qua các điện trở nối với các chuyển mạch có giá trị cố định cho mỗi trở, khơng phụ thuộc vào trạng thái của mạch.
Qua mỗi nút mạng của điện trở dòng điện lại giảm đi một nửa đúng với quy luật của mã nhị phân như trong hình vẽ. Chỉ bằng mạng điện trở R – 2R, cộng thêm bộ khuếch đại thuật tốn, ta có thể xây dựng được một bộ chuyển đổi DAC. Điện trở phản hồi âm của mạch khuếch đại thuật tốn nếu chọn đúng bằng R thì vùng biến thiên của điện áp ra sẽ phù hợp với kết quả tính tốn cho DAC dùng điện trở trọng số. Điện áp ra trong trường
hợp này cũng được xác định theo hệ thức (1). Tuy nhiên tuỳ theo yêu cầu cụ thể ta có thể chọn giá trị của nó xung quanh giá trị R.
7.2. MẠCH CHUYỂN ĐỔI TƯƠNG TỰ - SỐ (ADC)
7.2.1. Tổng quát về chuyển đổi ADC
Bộ biến đổi tương tự số ADC là mạch biến đổi tín hiệu tương tự thành tín hiệu số có mã số tỉ lệ với giá trị biên độ tín hiệu tương tự ở lối vào. Giá trị của mã nhị phân ở lối ra của DAC biễu diễn độ lớn của tín hiệu tương tự tại thời điểm thực hiện phép biến đổi.
7.2.2. Vấn đề lấy mẫu và duy trì mẫu
Một vài loại DAC địi hỏi tín hiệu giữ ngun khơng đổi trong thời gian thực hiện q trình biến đổi, cịn đối với một số khác điều kiện trên không cần thiết. Đối với loại DAC địi hỏi tín hiệu khơng đổi trong q trình biến đổi thì có thể dùng mạch lấy mẫu và duy trì mẫu đặt vào giữa lối vào của bộ DAC.
Mạch duy trì mẫu và lấy mẫu có chức năng sau: lấy mẫu ở những thời điểm xác định và duy trì giá trị đó cho đến thời điểm lấy mẫu tiếp theo.
Hình 7.6. Trình bày dạng tín hiệu lối vào và ra của mạch lấy mẫu và duy trì mẫu. Trong đó: hình 7.6.a là tín hiệu tương tự, hình 7.b.b là dãy xung điều khiển hoạt động bộ lấy mẫu, hình 7.6.c là tín hiệu ra của bộ lấy mẫu.
U t Hình 7.6: Dạng tín hiệu vào ra t t U U
7.2.3. Mạch ADC dùng điện áp tham chiếu nấc thang:
Trên hình 7.7 giới thiệu sơ đồ khối của bộ ADC kiểu bậc thang. Nguyên tắc hoạt động của nó như sau:
Chu trình biến đổi bắt đầu khi xung start xoá bộ đếm nhị phân n bit. Với Vo nhỏ hơn Vi lối ra bộ so sánh ở mức 1, cổng AND mở cho các xung Clock vào bộ đếm. Số đếm tăng dần tới khi Vo bắt đầu vượt quá VI, lối ra của bộ so sánh sẽ trở về 0 và khoá cổng AND lại.
Mã số lối ra của bộ đếm lúc này tương ứng với độ lớn điện thế tương tự cần biến đổi. Nếu đo dạng sóng Vo trong một chu kỳ biến đổi, ta sẽ thấy một sóng hình bậc thang.
ADC loại này có kết cấu đơn giản nhưng có nhược điểm là thời gian biến đổi phụ thuộc vào độ lớn điện thế cần biến đổi.
7.2.4. Mạch ADC gần đúng liên tiếp:
- + OA1 VI DAC Bộ đếm n bit Bộ so sánh Clock Vo Start (Reset) Đầu ra số n bit
Hình 7.7: Sơ đồ khối bộ ADC
- + OA1 VI DAC Bộ đếm tiến/lùi n bit. Bộ so sánh Clock Vo Đầu ra số n bit Hình 7.8: Mạch ADC gần đúng U/D
Trên hình 7.8 vẽ sơ đồ khối của ADC bám sát. Nếu giá trị VI chỉ biến đổi quanh một giá trị nào đó thì loại ADC này tiện lợi hơn. ngun tắc của nó là dùng bộ đếm lên/xuống. Mạch được thiết kế sao cho nếu Vo<VI (điện thế lối ra của bộ so sánh bằng 1), bộ đếm sẽ ở trạng thái đếm lên. Nếu Vo>VI (thế lối ra của bộ so sánh bằng 0) thì bộ đếm sẽ ở trạng thái đếm xuống. Như vậy thế lối ra của DAC có xu hướng bám sát thế lối vào cần biến