Câu 5.1.
Trình bày kỹ thuật đường ống (pipeline) để đưa ra cơng thức tính thời gian thực hiện n lệnh, với ví dụ một đường ống gồm 6 cơng đoạn: Nhận lệnh, giải mã lệnh, tính địa chỉ tốn hạng, nhận toán hạng, thi hành lệnh, ghi toán hạng.
Bài làm
Ý tưởng: Chia một lệnh ra làm nhiều công đoạn và cho xử lý các công đoạn gối lênh nhau. 1. Nhận lệnh (IF: Instruction Fetch).
2. Giải mã lệnh (ID: Instruction decode).
3. Tính địa chỉ tốn hạng (Operand calculation - OC). 4. Nhận toán hạng (Operands Fetch – OF).
5. Thực hiện lệnh (Instruction execution – IE). 6. Ghi kết quả (WO – Write operation).
Câu 5.2.
Trình bày các khó khăn và hướng khắc phục với kỹ thuật đường ống đơn vị lệnh
Bài làm
- Khi thi hành lệnh trong một máy tính dùng kỹ thuật ống dẫn, có nhiều trường hợp làm cho
việc thực hiện kỹ thuật ống dẫn không thực hiện được như là: thiếu các mạch chức năng, một lệnh dùng kết quả của lệnh trước, một lệnh nhảy.
_________________________________________________________________________________________________________________________________________________________________________________________________________________________________
- Ta có thể phân biệt 3 loại khó khăn: khó khăn do cấu trúc, khó khăn do số liệu và khó khăn
do điều khiển
• Khó khăn do cấu trúc: Đây là khó khăn do thiếu bộ phận chức năng, ví dụ trong một
máy tính dùng kỹ thuật ống dẫn phải có nhiều ALU, nhiều PC, nhiều thanh ghi lệnh IR ... Các khó khăn này được giải quyết bằng cách thêm các bộ phận chức năng cần thiết và hữu hiệu.
• Khó khăn do số liệu: Đơi khi những câu lệnh sẽ thiếu sót nên sẽ gặp trục trặc khi hoạt
động.
• Khó khăn do điều khiển: Các lệnh làm thay đổi tính thi hành các lệnh một cách tuần
tự (nghĩa là PC tăng đều đặn sau mỗi lệnh), gây khó khăn về điều khiển. Các lệnh này là lệnh nhảy đến một địa chỉ tuyệt đối chứa trong một thanh ghi, hay lệnh nhảy đến một địa chỉ xác định một cách tương đối so với địa chỉ hiện tại của bộ đếm chương trình PC. Các lệnh nhảy trên có thể có hoặc khơng điều kiện
Câu 5.3.
Giả sử một lệnh được chia làm 5 cơng đoạn: nhận lệnh, giải mã lệnh, nhận tốn hạng, xử lý, cất kết quả. Mỗi công đoạn thực hiện trong 5*10-9 giây. Một lệnh nếu thực hiện tuần tự hết 22*10-9 giây. So sánh thời gian thực hiện 40 lệnh giữa kỹ thuật pipeline và kỹ thuật tuần tự.
Gợi ý
- Áp dụng cơng thức Tp = m*Tc + (n-1)*Tc, trong đó: Tp: thời gian thực hiện n lệnh theo kỹ thuật pipeline.
Tc: thời gian thực hiện một công đoạn lớn nhất trong m công đoạn theo kỹ thuật pipeline.
n: số lệnh.
M: số công đoạn trong một lệnh. - Và cơng thức Tt = n*T, trong đó:
T: thời gian thực hiện 1 lệnh khi thực hiện tuần tự.
Bài làm
Ta có: Tt = n * T = 40 * 22 *10-9 (giây)
Tp = m*Tc + (n-1)*Tc = 5 * (5*10-9) + (40 -1)* (5*10-9) = 44 * (5*10-9) (giây)
Vậy thực hiện 40 lệnh với kỹ thuật pipeline nhanh hơn 40 lệnh với kỹ thuật tuần tự là : Tt/Tp = 40*22*10-9 / (44*5*10-9) = 8*22/44 = 4 lần.
Câu 5.4.
Giả sử một lệnh được chia làm 6 cơng đoạn: nhận lệnh, giải mã lệnh, tính địa chỉ tốn hạng, nhận tốn hạng, xử lý, cất kết quả. Mỗi công đoạn thực hiện trong thời gian 5*10-9 giây. Một lệnh nếu thực hiện tuần tự hết 22*10-9 giây. So sánh thời gian thực hiện 50 lệnh giữa kỹ thuật pipeline và kỹ thuật tuần tự.
Bài làm
_________________________________________________________________________________________________________________________________________________________________________________________________________________________________
Tp = m*Tc + (n-1)*Tc = 6 * (5*10-9) + (50 -1)* (5*10-9) = 55* (5*10-9) (giây)
Vậy thực hiện 50 lệnh với kỹ thuật pipeline nhanh hơn 50 lệnh với kỹ thuật tuần tự là : Tt/Tp = (50*22*10-9 )/ (55*5*10-9) = 4 lần.
Câu 5.5.
Trình bày tóm tắt các đặc điểm trong kỹ thuật cài đặt RISC.
Bài làm
1. Kích thước lệnh cố định 4 bytes. 2. Sử dụng lệnh load/store.
3. Nhiều thanh ghi: 32 thanh ghi 32 bit cho số nguyên, 32 thanh ghi 64 bit dành cho số thực. 4. Đánh địa chỉ đơn giản.
5. Tập lệnh nhỏ.
6. Hỗ trợ ít kiểu dữ liệu.
7. Các lệnh thực hiện nhanh chỉ cần 1 xung clock. 8. Có bus riêng cho dữ liệu và mã lệnh.
Câu 5.6.
Cho biết ý nghĩa của cụm từ RISC (Reduced Instruction Set Computer)
Bài làm
RISC (viết tắt của Reduced Instructions Set Computer - Máy tính với tập lệnh đơn
giản hóa) là một phương pháp thiết kế các bộ vi xử lý (VXL) theo hướng đơn giản hóa tập lệnh,
trong đó thời gian thực thi tất cả các lệnh đều như nhau. Hiện nay các bộ vi xử lý RISC phổ biến là ARM, SuperH, MIPS, SPARC, DEC Alpha, PA-RISC, PIC, và PowerPC của IBM.
Câu 5.7
Trình bày ngắn gọn sự khác biệt giữa kiến trúc CISC và kiến trúc RISC.
Bài làm
Trong RISC kích thước tập lệnh là nhỏ trong khi ở CISC kích thước tập lệnh là lớn.
RISC sử dụng định dạng cố định (32 bit) và chủ yếu là các hướng dẫn dựa trên đăng ký trong khi CISC sử dụng định dạng biến trong phạm vi từ 16-64 bit cho mỗi lệnh.
RISC sử dụng đồng hồ đơn và chế độ địa chỉ giới hạn (ví dụ: 3-5). Mặt khác, CISC sử dụng nhiều chế độ địa chỉ 12 đến 24 đồng hồ.
Số lượng các thanh ghi mục đích chung mà RISC sử dụng nằm trong khoảng từ 32-192. Ngược lại, kiến trúc CISC sử dụng 8-24 GPR.
Cơ chế bộ nhớ đăng ký để đăng ký được sử dụng trong RISC với các hướng dẫn LOAD và STORE độc lập. Ngược lại, CISC sử dụng bộ nhớ vào cơ chế bộ nhớ để thực hiện các hoạt động, hơn nữa, kết hợp các hướng dẫn LOAD và STORE.
_________________________________________________________________________________________________________________________________________________________________________________________________________________________________
RISC đã phân chia dữ liệu và thiết kế bộ đệm hướng dẫn. Đối với, CISC sử dụng bộ đệm hợp nhất cho dữ liệu và hướng dẫn, mặc dù các thiết kế mới nhất cũng sử dụng bộ đệm tách.
Hầu hết các điều khiển CPU trong RISC đều được gắn cứng mà khơng có bộ nhớ điều khiển. Ngược lại, CISC được mã hóa và sử dụng bộ nhớ điều khiển (ROM), nhưng CISC hiện đại cũng sử dụng điều khiển cứng.
KẾT LUẬN: Các hướng dẫn CISC rất phức tạp và có xu hướng chậm hơn RISC nhưng sử dụng ít chu kỳ hơn với ít hướng dẫn hơn.
Mục lục
Chương 1. Tổng quan về kiến trúc máy tính........................................................1
Chương 2. Kiến trúc tập lệnh......................................................................................4
1.1. Tóm tắt lý thuyết cơ bản.............................................................................4
1.1.1. Thơng tin - biểu diễn và xử lý thông tin........................................4
1.1.1.1. Thông tin............................................................................................4
1.1.1.2. Dữ liệu.................................................................................................4
1.1.1.3. Biểu diễn thông tin và xử lý dữ liệu trong máy tính..........4
1.1.1.4. Đơn vị thơng tin..............................................................................5
1.1.1.5. Một số đơn vị đo độ dài của số hệ 2 dẫn xuất từ bit........5
1.1.2. Hệ đếm và các hệ cơ số.......................................................................5
1.2. Câu hỏi và bài tập chương 2......................................................................6
Chương 3. CPU, Đường truyền và hệ thống vào/ra..........................................27
Chương 4. Kiến trúc hệ thống nhớ..........................................................................46