Cũng như trong các hệ thống thông tin di động thế hệ hai, các kênh thông tin trong WCDMA được chia ra làm hai loại tuỳ thuộc vào quan điểm nhìn nhận. Theo quan điểm truyền dẫn ta sẽ có các kênh vật lý còn theo quan điểm thông tin ta sẽ có các kênh truyền tải.
Lớp vật lý ảnh hưởng lớn đến sự phức tạp của thiết bị về mặt đảm bảo khả năng xử lý băng tần cơ sở cần thiết ở trạm gốc và trạm đầu cuối. Trên quan điểm các hệ thống thông tin di động thế hệ ba là các hệ thống băng rộng, vì vậy không thể thiết kế lớp vật lý chỉ cho một dịch vụ thoại duy nhất mà cần đảm bảo tính linh hoạt cho các dịch vụ tương lai.
4.5.1.1 Kênh vật lý riêng đường lên
Kênh vật lý đường lên gồm một hay nhiều kênh số liệu vật lý riêng (DPDCH) và một kênh điều khiển vật lý (DPCCH).
Kênh điều khiển vật lý (DPCCH)
Kênh điều khiển vật lý đường lên được sử dụng để mang thông tin điều khiển lớp vật lý. Thông tin này gồm : các bit hoa tiêu để hỗ trợ đánh giá kênh cho tách sóng nhất quán, các lệnh điều khiển công suất (TCP : Transmit Control Power), thông tin hồi tiếp (FBI : Feedback Information) và một chỉ thị kết hợp khuôn dạng truyền tải (TFCI).
Thông số k xác định số bit trên khe của DPDCH/DPCCH đường lên. Mỗi khung có độ dài 10ms được chia thành 15 khe, mỗi khe dài Tslot = 2560 chip ứng với 666μs, tương ứng với một chu kỳ điều khiển công suất. Như vậy độ rộng khe gần bằng với độ rộng khe ở GSM (577μs). Các bit FBI được sử dụng khi sử dụng phân tập phát vòng kín ở đường xuống. Có tất cả 6 cấu trúc khe cho DPCCH đường lên.
Hoa tiêu TFCI FBI TCP Npilot bit NTFCI bit NFBI bit NTPC bit Số liệu Ndata bit
Tkhe = 2560 chip, 10.2k bit (k = 0…6)
Khe #0 Khe #1 Khe #i Khe #14
Một khung vô tuyến : Tf = 10ms DPDCH
DPCCH
bit hoa tiêu và TPC luôn luôn có mặt và số bit của chúng được thay đổi để luôn sử dụng hết khe DPCCH.
Cấu trúc các trường của DPCCH : Khuôn dạng tại #i Tốc độ bit kênh (kbit/s) Tốc độ ký hiệu kênh SF Số bit /khung Số bit /khe
Npilot NTPC NTFCI NFBI Số khe được phát trên khung vô tuyến 0 15 15 256 150 10 6 2 2 0 15 0A 15 15 256 150 10 5 2 3 0 10 – 14 0B 15 15 256 150 10 4 2 4 0 8 – 9 1 15 15 256 150 10 8 2 0 0 8 – 16 2 15 15 256 150 10 5 2 2 1 15 2A 15 15 256 150 10 4 2 3 1 10 – 14 2B 15 15 256 150 10 3 2 4 1 8 – 9 3 15 15 256 150 10 7 2 0 1 8 – 15 4 15 15 256 150 10 6 2 0 2 8 – 15 5 15 15 256 150 10 5 1 2 2 15 5A 15 15 256 150 10 4 1 3 2 10 – 14 5B 15 15 256 150 10 3 1 4 2 8 – 9
Kênh số liệu vật lý riêng DPDCH
Kênh truyền số liệu cho người sử dụng, tốc độ số liệu của DPDCH có thể thay đổi theo khung. Thông thường đối với các dịch vụ số liệu thay đổi, tốc độ số liệu của kênh DPDCH được thông báo trên kênh DPCCH. DPCCH được phát liên tục và thông tin về tốc độ trường được phát bằng với chỉ thị kết hợp khuôn dạng truyền tải (TFCI), là thông tin DPCCH về tốc độ số liệu ở khung DPDCH hiện hành. Nếu giải mã TCFI không đúng thì toàn bộ khung số liệu bị mất. Tuy nhiên độ tin cậy của TCFI cao hơn số liệu nên ít khi xảy ra mất TCFI.
Cấu trúc các trường của DPDCH như sau :
Khuôn dạng tại #i Tốc độ bit kênh (kbit/s) Tốc độ ký hiệu kênh SF Số bit /khung Số bit /khe Ndata 0 15 15 256 150 10 10
1 30 30 128 300 20 20 2 60 60 64 600 40 40 3 120 120 32 1200 80 80 4 240 240 16 2400 160 160 5 480 480 8 4800 320 320 6 960 960 4 9600 640 640
4.5.1.2 Kênh vật lý chung đường lên
Kênh truy cập ngẫu nhiên PRACH
Kênh truy cập ngẫu nhiên vật lý (PRACH) được sử dụng để mang RACH. - Phát RACH : Phát truy nhập ngẫu nhiên dựa vào phương pháp ALOHA theo phân khe với chỉ thị bắt nhanh. Cứ hai khung thì có 15 khe truy nhập và khoảng cách giữa chúng là là 5120 chip. Các lớp cao cung cấp thông tin về khe truy nhập sử dụng ở hiện thời.
- Phần tiền tố của RACH : Phần tiền tố của cụm truy nhập ngẫu nhiên gồm 256 lần lặp một chữ ký.
- Phần bản tin của RACH : Khung vô tuyến phần bản tin 10ms được chia thành 15 khe, mỗi khe dài Tslot = 2560 chip. Mỗi khe gồm hai phần : phần số liệu mang thông tin lớp 2 và phần điều khiển mang thông tin lớp 1. Cả hai phần được phát đồng thời. Phần số liệu gồm 10.2k bit với k = 0, 1, 2, 3. Phần điều khiển gồm 8 bit hoa tiêu để hỗ trợ sự đánh giá cho tách sóng nhất quán và hai bit TFCI . Tổng số bit
Kênh truy nhập #0
#0 #1 #2 #3 #4 #5 #6 #7 #8 #9 #10 #11 #12 #13 #14
#0
Khung vô tuyến 10ms Khung vô tuyến 10ms 5120 chip
Phát truy cập ngẫu nhiên
Kênh truy nhập #1
Kênh truy nhập #7 Kênh truy nhập #8 Kênh truy nhập #14
Hình 4.8. Số thứ tự các khe truy nhập RACH và khoảng cách giữa chúng
Phát truy cập ngẫu nhiên Phát truy cập ngẫu nhiên Phát truy cập ngẫu nhiên
Tiền tố Tiền tố Tiền tố
Tiền tố Tiền tố
Phần bản tin
Phần bản tin
4096 chip
4096 chip
10ms (Một khung vô tuyến)
20ms (Hai khung vô tuyến)
Hình 4.9. Cấu trúc phát truy nhập ngẫu nhiên Tiền tố
khuôn dạng truyền tải nhất định của bản tin truy nhập hiện thời.
Các trường số liệu của phần bản tin RACH :
Khuôn dạng khe #i Tốc độ bit kênh (kbit/s) Tốc độ ký hiệu kênh (kbit/s)
SF Số bit/ khung Số bit/ khe Ndata
0 15 15 256 150 10 10
1 30 30 128 300 20 20
2 60 60 64 600 40 40
3 120 120 32 1200 80 80
Trường điều khiển phần bản tin RACH :
Khuôn dạng khe #i Tốc độ bit kênh (kbit/s) Tốc độ ký hiệu kênh (kbit/s) SF Số bit/ khung
Số bit/ khe Npilot NTFCI
0 15 15 256 150 10 8 2
Kênh gói chung PCPCH
Số liệu Ndata bit
Khe #0 Khe #1 Khe #i Khe #14
Khung vô tuyến phần bản tin TRACH = 10 Hoa tiêu Npilot bit
Tslot = 2560 chip, 10.2k bit (k=0..3) Số liệu
Điều khiển
mở rộng của RACH. Sự khác nhau cơ bản so với RACH là kênh này có thể dành trước nhiều khung và có sử dụng điều khiển công suất.
- Phát CPCH : Phát CPCH dựa trên nguyên tắc DSMA – CD (DSMA – Collision Detection) với chỉ thị bắt nhanh. Phát truy nhập ngẫu nhiên CPCH gồm một hay nhiều tiền tố truy nhập (AP : Access Preamble) dài 4096 chip, một tiền tố phát hiện tranh chấp (CDP : Collisiion Detection Preamble) dài 4096 chip, một tiền tố điều khiển công suất (PCP : Power Control Preamble) dài từ 0 đến 8 khe và một bản tin có độ dài khả biến Nx10ms.
- Phần tiền tố truy nhập CPCH : Phần tiền tố truy nhập ngẫu nhiên CPCH tương tự như của RACH. Số chuỗi được sử dụng ở đây có thể nhỏ hơn số chuỗi được sử dụng ở tiền tố RACH.
- Phần tiền tố phát hiện tranh chấp : Phần này giống như phần tiền tố RACH. - Phần tiền tố điều khiển công suất : Là các tiền tố điều khiển công suất có độ dài lấy giá trị từ 0 đến 8 khe được thiết lập bởi các bit cao.
- Phần bản tin CPCH : Gồm các khung bản tin 10ms, số khung bản tin này do lớp cao hơn quy định. Mỗi khung 10ms được chia ra 15 khe dài 2560 chip, mỗi khe gồm hai phần : phần số liệu mang thông tin các lớp cao và phần điều khiển mang thông tin các lớp thấp. Phần số liệu và phần điều khiển được phát đồng thời.