III.2. Phối hợp trở kháng với đường truyền dẫn
Chương 3: Các mô hình đường truyền dẫn Vấn đề bảo toàn tín hiệu Vấn đề bảo toàn tín hiệu
Khi trở kháng tại các vị trí ghép nối không hòa hợp với đường truyền sẽ gây ra sự ảnh hưởng lên tín hiệu truyền dẫn ảnh hưởng đến tín hiệu
trên đường truyền.
Phối hợp trở kháng:
Mắc trở kháng nối tiếp (hòa hợp nguồn)
3I-HUST
III. Ghép nối đường truyền – Vấn đề bảo toàn tín hiệu III.2. Phối hợp trở kháng với đường truyền dẫn III.2. Phối hợp trở kháng với đường truyền dẫn
Chương 3: Các mô hình đường truyền dẫn Vấn đề bảo toàn tín hiệu Vấn đề bảo toàn tín hiệu
Phối hợp trở kháng: Mắc trở kháng nối tiếp: RS R ZC C L S C Z V V V R R Z 0 0 2
Nếu RL = ∞, hệ số phản xạ nL = 1 VL = V0 (đảm bảo mức logic)
3I-HUST
III. Ghép nối đường truyền – Vấn đề bảo toàn tín hiệu III.2. Phối hợp trở kháng với đường truyền dẫn III.2. Phối hợp trở kháng với đường truyền dẫn
Chương 3: Các mô hình đường truyền dẫn Vấn đề bảo toàn tín hiệu Vấn đề bảo toàn tín hiệu
Phối hợp trở kháng: Mắc trở kháng song song: L C L R R Z R R . C init S C Z V V R Z 0
Trên dây truyền dẫn không có áp phản xạ, áp trên tải < V0
Khi tải ở trạng thái cao trở trong mạch có dòng điện, gây tổn hao công suất
3I-HUST
III. Ghép nối đường truyền – Vấn đề bảo toàn tín hiệu III.2. Phối hợp trở kháng với đường truyền dẫn III.2. Phối hợp trở kháng với đường truyền dẫn
Chương 3: Các mô hình đường truyền dẫn Vấn đề bảo toàn tín hiệu Vấn đề bảo toàn tín hiệu
Ví dụ: Xét 2 mạch logic đảo CMOS.
C D Z T ns 50 0, 2 Đặc tính đường truyền:
Mô hình hóa theo sơ đồ Thevenin
Đầu vào mạch CMOS: 5pF
Nguồn: VS(t): 0 – 5V, RS = 20Ω
3I-HUST
III. Ghép nối đường truyền – Vấn đề bảo toàn tín hiệu III.2. Phối hợp trở kháng với đường truyền dẫn III.2. Phối hợp trở kháng với đường truyền dẫn
Chương 3: Các mô hình đường truyền dẫn Vấn đề bảo toàn tín hiệu Vấn đề bảo toàn tín hiệu
Ví dụ 3.9: Xét 2 mạch logic đảo CMOS.
Tín hiệu tại đầu vào mạch CMOS (khi chưa phối hợp trở kháng) Tín hiệu tại đầu ra của mạch CMOS Phối hợp trở kháng tại nguồn
3I-HUST (adsbygoogle = window.adsbygoogle || []).push({});
III. Ghép nối đường truyền – Vấn đề bảo toàn tín hiệu III.2. Phối hợp trở kháng với đường truyền dẫn III.2. Phối hợp trở kháng với đường truyền dẫn
Chương 3: Các mô hình đường truyền dẫn Vấn đề bảo toàn tín hiệu Vấn đề bảo toàn tín hiệu
Ví dụ 3.9: Xét 2 mạch logic đảo CMOS.
Tín hiệu tại đầu vào mạch CMOS (khi chưa phối hợp trở kháng) Tín hiệu tại đầu ra của mạch CMOS Phối hợp trở kháng với tải
3I-HUST
III. Ghép nối đường truyền – Vấn đề bảo toàn tín hiệu III.2. Phối hợp trở kháng với đường truyền dẫn III.2. Phối hợp trở kháng với đường truyền dẫn
Chương 3: Các mô hình đường truyền dẫn Vấn đề bảo toàn tín hiệu Vấn đề bảo toàn tín hiệu
Có thể bỏ qua vấn đề hòa hợp tải với đường truyền dẫn nếu:
Mức logic điện áp trên tải đúng với mức logic yêu cầu
Dạng sóng điện áp trên tải đảm bảo yêu cầu cần thiết
Xét đường dây truyền dẫn:
Có thể bỏ qua sự ảnh hưởng của đường truyền dẫn nếu:
τr: thời gian sườn lên của xung
TD: thời gian trễ của đường truyền
D r r D max max v L L T T f v f 1 1 1 1 10 10 10 10
v: vận tốc truyền sóng trên dây
fmax: tần số max của tín hiệu truyền dẫn
3I-HUST
III. Ghép nối đường truyền – Vấn đề bảo toàn tín hiệu III.2. Phối hợp trở kháng với đường truyền dẫn III.2. Phối hợp trở kháng với đường truyền dẫn
Chương 3: Các mô hình đường truyền dẫn Vấn đề bảo toàn tín hiệu Vấn đề bảo toàn tín hiệu
Ví dụ 3.10: Xét 2 mạch logic đảo CMOS.
C D Z T ns 50 0, 2 Đặc tính đường truyền:
Mô hình hóa theo sơ đồ Thevenin
Đầu vào mạch CMOS: 5pF
3I-HUST
III. Ghép nối đường truyền – Vấn đề bảo toàn tín hiệu III.2. Phối hợp trở kháng với đường truyền dẫn III.2. Phối hợp trở kháng với đường truyền dẫn
Chương 3: Các mô hình đường truyền dẫn Vấn đề bảo toàn tín hiệu Vấn đề bảo toàn tín hiệu
Ví dụ 3.10: Xét 2 mạch logic đảo CMOS.
τr = 1ns = 5TD, V ≈ 6V
τr = 0,2ns = TD, V ≈ 7V (adsbygoogle = window.adsbygoogle || []).push({});
3I-HUST