PHẦN I : THÔNG TIN CHUNG
PHẦN II NỘI DUNG ĐỀ TÀI
2.3 Analog to Digital Converter
a) Giới Thiệu
Bộ ADC là một trong những ngoại vi quan của bộ điều khiển nhưng nó tạo ra một giao diện quan trọng giữa bộ điều khiển và thế giới thực .hầu hết các tín hiệu vật lý như nhiệt độ, độ ẩm, áp suất, tốc độ, gia tốc là những tín hiệu nằm trong giải từ
VMIN đến Vmax ví dụ 0 đến 3v.mục đích của bộ ADC chuyển đổi tín hiệu tương tự sang tín hiệu số .mối quan hệ giữa điện áp đầu vào tương tự và đầu ra số được cho bởi :
VREF+ và VREF-là điện áp tham chiếu được sử dụng để giới hạn dải điện áp tương tự .bất kỳ điện áp đầu vào vào nào vượt quá điện áp cho phép thì sẽ tạo ra một số digital bão hòatrong trường hợp của C28x là 0 đến 3v .Bộ ADC của c28x là 12bit ( n=12 ) do đó
Hầu hết các tín hiệu ứng dụng địi hỏi khơng chỉ 1 tín hiệu tương tự đầu vào để chuyển đổi thành tín hiệu số ,mạch vịng điều khiển thường yêu cầu nhiều hơn một tín hiệu từ các cảm biến khác nhau do đó C28x được trang bị với 16 chân ADC đầu vào chuyên dụng để đo điện áp tương tự .16 chân tín hiệu này được xử lý tuần tự từng kênh hoặc 2 kênh một lúc . Đặc điểm modul ADC của C28x như sau [6,11]
-Độ phân giải 12 bit
-16 kênh đầu vào ( 0-3v) .Hai bộ dồn kênh cho phép lấy mẫu hai kênh một lúc -Chế độ lấy mẫu nối tầng ( cascaded) và Dual Sequencer
-16 thanh ghi lưu trữ kết quả
-Nhiều nguồn kích hoạt chuyển đổi ( kích hoạt bên ngoài,S/W và bộ quản lý sự kiện)
Bộ ADC của C28x sẽ tự động sắp xếp và lấy mẫu 16 kênh .Có nghĩa là bộ ADC tự động chuyển đổi kênh tiếp theo khi kênh trước đó đã thực hiện xong ,có thể kích hoạt một ngắt khi chuỗi chuyển đổi này được thực hiện xong.
Thời gian chuyển đổi nhanh nhất là 80ns cho mỗi mẫu trong trình tự chuyển đổi bắt đầu từ mẫu thứ 2 và 160ns cho mẫu đầu tiên.
Việc khởi động chuỗi chuyển đổi có thể bắt đầu từ các nguồn sau
- Bằng phần mềm : Đặt bit start lên 1
- Bằng tín hiệu ngồi: “ADCSOC”
- Bằng sự kiện ( chu kỳ,so sánh,tràn dưới) của modul quản lý sự kiện A và B.
b)ADC trong chế độ nối tầng ( cascaded)
Hình 2.2Sơ đồ khối của module ADC[11]
Những line đầu vào chuyển đổi (“chselxx”) . Các kết quả được đưa vào các thanh ghi (“result 0” đến “result 15” ) tương ứng với mỗi kênh.
c) ADC trong chế độ Dual Sequen
Hình 2.3Sơ đồ khối của module ADC chi tiết[11]
Chế độ hoạt động thứ 2 của của modul ADC là chế độ Dual Sequencer bộ lấy mẫu tự động được tách thành 2 tầng (“SEQ1” và “SEQ2”). Trong chế độ này sử dụng EVA để kích hoạt cho SEQ1 và EVB cho SEQ2.Kết quả chuyển đổi được lưu trữ trong RESULTO đến RESƯLT7 cho SEQ1 và RESULT8 đến RESULT 15 cho SEQ2.Trong trường hợp kích hoạt SEQ1 và SEQ2 cùng một lúc thi sự kiện nào có quyền ưu tiên cao hơn sẽ được xử lý trước .Ở đây SEQ1 có quyền ưu tiên cao hơn ,việc bắt đầu SEQ2 sẽ được thực hiện sau SEQ1.
Hình 2.4Lưu đồ xung clock ADC[11]
d)Thờí gian chuyền đổi ADC
Có một số hạn chế đối với các thiết lập về thời gian chuyển đổi ADC .Trước tiên các nguồn xung clock cơ bản của ADC là bắt đầu từ HSPCLK mà không thể dử dụng bất kỳ nguồn xung clock nào khác .Xung clock này có nguồn gốc từ bộ dao động bên ngoài ,bộ nhân PLLCR và bộ chia HISPCP.
Thứ hai là tần số tối đa cho “FCLK” là đầu vào của các bộ phận ữong modul ADC hạn chế ở tần số 25MHZ .Để điều chỉnh xung clock này cần khởi tạo các bit “ADCCLKPS” cho phù hợp .Bit “CPS” để lựa chọn một bộ chia 2 .Xung clock “ADCCL1 “ là thời gian cơ sở cho các bọ phận xử lý bên trong khối ADC.
Một hạn chế thứ ba là cửa sổ lấy mẫu được điều khiển bằng các “ACQJPS” .Nhóm các bit xác định chiều dài cửa sổ được sử dụng giữa các swich dồn kênh và thời gian lấy mẫu điện áp đầu vào .Thời gian này phụ thuộc vào trở kháng của của tín hiệu vào vì vậy nó phụ thuộc vào phần cứng người lập trình khơng thể chỉ định một khoảng thời gian lấy mẫu tối ưu cho tất cả các ứng dụng.
Hình 2.5 Lưu đồ tuần tự thời gian lấy mẫu[11]
Các thanh ghi điều khiển modun ADC
Bảng2.4 thanh ghi điều khiển modun ADC[11]
Register Description
ADCCTL1 Control 1 Register
ADCSOCxCTL SOC0 to SOC15 Control Registers
ADCINTSOCSELx Interrupt SOC Selection 1 and 2 Registers ADCSAMPLEMODE Sampling Mode Register
ADCSOCFLG1 SOC Flag 1 Register
ADCSOCFRC1 SOC Force 1 Register
ADCSOCOVF1 SOC Overflow 1 Register
INTSELxNy Interrupt x and y Selection Registers
ADCINTFLG Interrupt Flag Register
ADCINTFLGCLR Interrupt Flag Clear Register
ADCINTOVF Interrupt Overflow Register
ADCINTOVFCLR Interrupt Overflow Clear Register SOCPRICTL SOC Priority Control Register
ADCREFTRIM Reference Trim Register
ADCOFFTRIM Offset Trim Register
ADCREV Revision Register –reserved
ADCRESULTx ADC Result 0 to 15 Registers