CHƢƠNG 3 : THỰC NGHIỆM
3.1 Nghiên cứu, thiết kế, chế tạo bộ khuếch đại tạp âm thấp (LNA)
Yêu cầu: Thiết kế chế tạo bộ khuếch đại tạp âm thấp với hệ số khuếch đại khoảng
10dB, hệ số tạp nhiễu nhỏ, hoạt động ở băng tần C (3.4GHz- 3.7 GHz). Đây là một module quan trọng vì nó quyết định đến độ nhạy thu của tuyến thu cao tần.
Ý tƣởng thiết kế: Để tính tốn, cân đối giữa hệ số tạp âm và hệ số khuyếch đại thì
cần có các tham số nhƣ: , nhƣng do chƣa có thiết bị đo các tham số này theo tần số mong muốn, mặt khác chúng ta có thể lựa chọn sử dụng transistor có tạp âm nền thấp. Linh kiện đƣợc sử dụng là PHEMT GaAs FET SPF-2086T, đây là linh kiện có hệ số khuếch đại lớn, hệ số tạp âm thấp. Để đạt đƣợc hệ số khuếch đại lớn nhất cần phải phối hợp trở kháng đầu vào và đầu ra. Trong phần này, em thực hiện phối hợp trở kháng dùng công nghệ mạch dải (dây nhánh và lamda/4)
Chip cao tần SPF-2086T là chip có dải tần hoạt động rộng, hệ số khuếch đại lớn, phù hợp với việc thiết kế, chế tạo các bộ khuếch đại tạp âm thấp.
Các tham số S-Parameter của chip SPF-2086T
Hình 3.1 Bảng tham số S-Parameter trích xuất từ file .S2P Phối hợp trở kháng cho chip SPF-2086T
Từ các tham số S-Parameter ta tính tốn đƣợc các hệ số 21.45 33.8 in Z j 62.75 41.95 out Z j
Bài toán trở về thiết kế mạch phối hợp trở kháng cho Zin và Zout với trở kháng đặc trƣng 50.
Thiết kế mạch phối hợp trở kháng cho lối vào
Hình 3.3 Biểu diễn trở kháng lối vào của chip SPF-2086T trên đồ thị Smith
Hình 3.4 Mơ tả sóng chạy trên đường dây bằng đồ thị Smith
Hình 3.6 Kết quả mơ phỏng tham số S11 trên ADS
Thiết kế mạch phối hợp trở kháng cho lối ra:
Mục tiêu là thiết kế mạch phối hợp trở kháng để đƣa điểm Zout=1.255-j0.839 về tâm đồ thị Smith (tức là cần điểm phối hợp trở kháng)
Tiếp tục tính tốn, mơ phỏng, thiết kế mạch phối hợp trở kháng bằng phƣơng pháp dây chêm song song ngắn mạch.
Hình 3.8 Biểu diễn trở kháng lối ra của chip SPF-2086 trên Smith
Hình 3.9 Mơ tả sóng chạy trên đường dây bằng đồ thị Smith
Thiết kế Layout cho mạch khuếch đại tạp âm thấp
Sau khi thiết kế riêng cho từng lối vào và lối ra của của chip cao tần SPF-2086T chúng ta tiếp tục mơ phỏng lại tồn bộ mạch khuếch đại tạp âm thấp sử dụng chip SPF-2086T bằng việc sử dụng file .S2P. Từ đó có thể khảo sát đƣợc các tham số quan trọng nhƣ S21, dải thông của mạch …
Hình 3.14 Layout của mạch khuếch đại tạp âm thấp
Hình 3.12 Sơ đồ ngun lí tồn bộ mạch khuếch đại dùng chip SPF-2086T
Phối hợp trở kháng dùng đoạn dây Landa/4
Hình 3.15 Mơ phỏng phối hợp trở kháng lối vào dùng đoạn dây lamda/4
Hình 3.17 Kết quả mơ phỏng trên đồ thị Smith
Hình 3.19 Kết quả mơ phỏng lối ra
Hình 3.21 Layout cho bộ khuếch đại LNA dùng đoạn lamda/4
Mục tiêu là thiết kế mạch phối hợp trở kháng đƣa zin=0.429-j0.676 về tâm đồ thị Smith (tức là điểm cần phối hợp trở kháng). Ở đây có rất nhiều phƣơng pháp phối hợp trở kháng khác nhau nhƣ: phần tử tập chung, dây chêm nối tiếp, dây chêm song song, lamda/4 … Nhƣng em quyết định chọn phƣơng pháp dây chêm song song, do sử dụng đƣợc sự chính xác, ổn định của cơng nghệ mạch dải, và ƣu điểm về kích thƣớc so với phƣơng pháp phối hợp trở kháng dùng đoạn dây lamda/4.
Tính tốn, mơ phỏng, thiết kế phối hợp trở kháng lối vào bằng phƣơng pháp dây chêm song song với đoạn dây chêm hở mạch
Sau khi mơ phỏng tồn bộ hệ thống đạt giá trị tốt, ta tiến hành thiết kế layout
cho mạch khuếch đại.