11 Bảng so sánh thời gian thực hiện của thuật toán PRESENT với AES và
2.7 Thực hiện cứng hóa trên ASIC
2.7.2 Kiến trúc nối tiếp
Kiến trúc này là một kiến trúc được sửa đổi thêm từ kiến trúc dựa theo vịng đã trình bày ở phần 3.1.1. Kiến trúc nối tiếp của PRESENT-80 bít được mơ tả trong hình 9. Như ta có thể thấy kiến trúc có một đường dẫn dữ liệu (datapath) có chiều rộng 4 bít, tức là chỉ có 4 bít được xử lý trong một chu kỳ đồng hồ, do đó phải mất 16 chu kỳ đồng hồ để thực hiện XOR với tất cả 16 đoạn của trạng thái với các đoạn theo khóa vịng và sau đó xử lý kết quả bằng hộp-S. Cần một chu kỳ đồng hồ khác để thực hiện lớp hốn vị trên tồn bộ trạng thái, vì thực tế các lớp hoán vị được thiết kế để cung cấp một hiệu ứng lan truyền tốt, do đó nối tiếp khơng hiệu quả. Với kiến trúc này thì hộp-S khơng bị chiếm bởi đường dữ liệu (datapath) trong chu kỳ đồng hồ, việc sinh khóa có thể cùng chia sẻ một tài nguyên phần cứng và do đó sử dụng cùng một hộp-S. Điều này, làm giảm 28 GE cho một hộp-S phân biệt với một chi phí mới của MUX (10 GE). Ngoài ra các hoạt động quan trọng cịn lại của việc sinh khóa được thực hiện trong một chu kỳ đồng hồ, trong khi trong 16 chu kỳ đồng hồ trước đó chỉ có trạng thái khóa đã được chuyển. Khi đó, trạng thái khóa bao gồm 20 đoạn 4 bít, nhưng chỉ được chuyển 16 lần, quay trái 61 bít được điều chỉnh. Trái ngược với kiến trúc dựa theo vịng, thì việc yêu cầu sử dụng FSM bây giờ để kiểm sốt các tín hiệu điều khiển. Kiến trúc nối tiếp yêu cầu 17 chu kỳ đồng hồ để
xử lý một vịng và vì có mạch ghép nối I/O với bề rộng là 4 bít, u cầu cần có 20 chu kỳ đồng hồ để khởi tạo mạch. Vịng cuối cùng khơng bao gồm các lớp hốn vị, kiến trúc chỉ yêu cầu 16 chu kỳ đồng hồ, trong đó kết quả đầu ra là dữ liệu và khóa mới. Các tín hiệu thực hiện cho biết nếu đầu ra là hợp lệ. Tổng cộng một mã hóa đầy đủ PRESENT-80 bít của một thơng điệp 64 bít yêu cầu là31·17 + 20 = 547chu kỳ đồng hồ [8].
Hình 9: Datapath của kiến trúc PRESENT nối tiếp