: Hệ số truyền đạt từ cử aj đến cửa i Nếu Sij =0, ta nĩi cử ai và cử aj cách ly nhau.
Ví dụ 4.2: thiết kế mạch khuếch đại nhiễu thấp
Một transistor cĩ các thơng số tán xạ và nhiễu tại 4GHz như sau:S11 = 0.36∠1480 S12 = 0.11∠420 S11 = 0.36∠1480 S12 = 0.11∠420
S21 = 1.57∠270 S22 = 0.67∠-640
Fmin =1.905 (2.8dB) Γopt = 0.38∠-1530 RN = 0.4
Bằêng cách sử dụng (4.1.7) ta tìm được K = 1.2421 > 1, nên transistor ổn định tuyệt đối. Từ (4.1.8) ta tìm được độ lợi cơng suất cực đại là 7.2123, độ lợi cơng suất chuẩn tuyệt đối. Từ (4.1.8) ta tìm được độ lợi cơng suất cực đại là 7.2123, độ lợi cơng suất chuẩn hĩa là 7.2123/S212 = 2.926. Vì transistor ổn định tuyệt đối, ta cĩ thể sử dụng phối hợp trở kháng liên hợp, từ (4.1.6a) và (4.1.6b) ta được ΓS = -0.53287 – j0.40911 và ΓL = 0.34159 + j0.74723. Với phối hợp trở kháng liên hợp, VSWR ngõ vào và ngõ ra bằng một. Nếu ta sử dụng giá trị ΓS đĩ, ta tìm được hệ số nhiễu là 2.49 hay 3.96 dB, giá trị này lớn hơn 1.16 dB so với giá trị nhỏ nhất.
Nếu ta chọn ΓS = Γopt, để cực tiểu hệ số nhiễu, và giá trị ΓL tương ứng là 0.1818 + j0.504 được chọn. Khi đĩ ta tìm VSWR ngõ vào bằng 1.392, và VSWR ngõ ra là 2.069. Hệ j0.504 được chọn. Khi đĩ ta tìm VSWR ngõ vào bằng 1.392, và VSWR ngõ ra là 2.069. Hệ số nhiễu đạt giá trị nhỏ nhất, nhưng độ lợi cơng suất chỉ bằng 5.67.
Nếu ta chấp nhận tăng hệ số nhiễu lên 0.5 dB so với Fmin, khi đĩ ta cĩ thể đạt được độ lợi và VSWR chấp nhận được. Ta chọn ΓS = -0.471 – j0.338, tương ứng là ΓL = được độ lợi và VSWR chấp nhận được. Ta chọn ΓS = -0.471 – j0.338, tương ứng là ΓL = 0.3217 + j0.7137. Kết quả là VSWR ngõ vào bằng 1.22, VSWR ngõ ra bằng 1.065, độ lợi cơng suất đạt được 7.15. Kết quả thiết kế này chấp nhận được.
Chương 5: