Thế lối vào lệch không (thế offset)

Một phần của tài liệu Nguyên lí kỹ thuật điện tử ( Nxb Giáo Dục 2005 ) - Chương 4 potx (Trang 54 - 55)

Đặc tuyến truyền đạt đi qua điểm "không" (đ−ờng liền nét) nh− trên hình chỉ đúng khi tầng lối vào vi sai đ−ợc chế tạo hoàn toàn cân xứng. Trong tr−ờng hợp này, khi không có điện áp vào

UP = UN = 0 ta sẽ có các dòng lối vào IP = IN = 0 và dòng vào lệch không tĩnh I0 =|IPIN|=0. Nh−ng trong thực tế, do công nghệ chế tạo các transistor vi sai lối vào bộ KĐTT không thể giống nhau tuyệt đối nên dù các thế lối vào bằng không thì hai dòng lối vào vẫn khác nhau. Kết quả dẫn tới rằng, mặc dù thế lối vào vi sai UD = 0 thì ở lối ra bộ KĐTT vẫn có một thế Urakhác 0. Nói cách khác đặc tuyến truyền đạt thực tế bị dịch đi khỏi điểm không nh− đ−ờng chấm chấm trên hình 4.55. Nh− vậy, để làm cho điện áp ra bằng không thì cần đặt tới lối vào bộ KĐTT một hiệu điện áp nào đó ng−ợc dấu và có giá trị bằng U0 nh− trên đặc tính truyền đạt thực tế để bù trừ nó. Điện áp này gọi là thế vào lệch không hay thiên áp khôngU0 (thế offset). Thế offset th−ờng vào khoảng một vài mV

xuống d−ới chục μV tuỳ chất l−ợng IC và phụ thuộc vào các nhân tố nh− nhiệt độ môi tr−ờng, thời gian già hoá linh kiện, nguồn nuôi, v.v... Thí dụ, vi mạch thông dụng μA-741 có thế offset cỡ 1mV

Hình 4.55. Đặc tuyến truyền đạt của bộ KĐTT.

Uramax Uramin UD (mV) 50 -50 Ura(V) 0 I0 U0

và độ trôi thế offset theo nhiệt độ là cỡ 6 μV/1°C. Th−ờng các vi mạch KĐTT đ−ợc thiết kế sẵn các đầu nối cho phép ng−ời dùng mắc các mạch chỉnh thế offset để điều chỉnh thế ra bằng không.

Một phần của tài liệu Nguyên lí kỹ thuật điện tử ( Nxb Giáo Dục 2005 ) - Chương 4 potx (Trang 54 - 55)