Hình 31. Mạch ghép 2 tầng thực tế (BGA2711 và MAV-11+)
Hình Hình
Hình 33. Kết quả khi chưa lắp bộ khuếch đại Hình 32. Sơ đồ kết nối khi chưa lắp bộ khuếch đđại Hình 32. Sơ đồ kết nối khi chưa lắp bộ khuếch đđại
Hình
Hệ số khuếch đại cho hai t
Hình 34. Sơ đồ kết nối khi lắp bộ khuếch đại
Hình 35. Khi lắp bộ khuếch đại
Hình 36. Ghép nối thực tế
3.2 ADF7021
3.2.1 Giới thiệu chung về ADF7021
Chip tích hơp ADF7021 là dòng chip chuyên dụng của Analog Devices được thiết kế đặc biệt tương thích cho cho các ứng dụng thu phát cự ly ngắn, truyền dữ liệu tốc độ thấp, ... Với mục đích xây dựng dòng chip tích hợp đáp ứng yêu cầu cho nhiều ứng dụng như trên mà ADF7021 được thiết kế hoạt động trong dải tần số rất rộng từ VHF đến UHF, đặc biệt trong thiết kế của ADF7021 nhà sản xuất hướng tới những thiết kế cho phép người dùng nâng cao hiệu quả sử dụng phổ, là điều mà đặc biệt quan trọng trong ứng dụng thu phát băng hẹp. Ngoài ra, khi sử dụng ADF7021 nhà thiết kế đã tối ưu khá nhiều trong thiết kế đảm bảo cho người sử dụng dễ dàng trong thiết kế cũng như phát triển sản phẩm cho nhiều ứng dụng khác nhau. Việc linh hoạt lựa chọn chế độ điều chế (2FSK, 3FSK, 4FSK) và bộ lọc băng thông tín hiệu điều chế (9 kHz, 13.5 kHz, 18.5 kHz) là điểm đáng chú ý nữa trong thiết kế của ADF7021 cho phép tăng cự ly truyền và tốc độ truyền dữ liệu tương ứng với yêu cầu của người sử dụng.
Về bộ tạo tín hiệu RF, việc sử dụng hai bộ VCO kết hợp vòng khóa pha N- fractional PLL cho phép ADF7021 tạo tín hiệu dải rộng có độ ổn định cao cũng như có thể đáp ứng cho hệ thống yêu cầu nhảy tần mềm dẻo linh hoạt. Phần phát (transmitter) được thiết kế để có thể lập trình được với 63 bước điều chỉnh công suất từ -16 dBm tới 13 dBm, thêm vào đó tích hợp thêm bộ điều chỉnh công suất (ramp control) đảm bảo tín hiệu phát luôn ổn định trong quá trình điều chỉnh công suất cũng
như đáp ứng quy chuẩn ITU dành cho transmitter giao tiếp và cấu hình cho ADF
interface), chip hoạt động trong dải điện áp Về phần thu, ADF7021
và nâng cao khả năng chống nhi
hoạt cho người dùng trong thiết kế tối ưu máy thu liên quan tới các tham số như độ nhạy, độ tuyến tính, băng thông tín hiệu IF
giúp thiết kế hệ thống kiểm soát nhiệt độ hoạt động RSSI..
3.2.2 Thiết kế chế tạo module ADF70213.2.2.1 Sơ đồ mạch thu/phát 3.2.2.1 Sơ đồ mạch thu/phát
Hình 37. Sơ đ
như đáp ứng quy chuẩn ITU dành cho transmitter. Người dùng lập trình điều khiển cấu hình cho ADF7021 thông qua giao tiếp quy chuẩn
chip hoạt động trong dải điện áp 2.3V tới 3.6V.
7021 sử dụng kiến trúc low IF nhằm tối ưu công suất tiêu thụ và nâng cao khả năng chống nhiễu cho máy thu. Đặc biệt, ADF7021 được thiết kế linh hoạt cho người dùng trong thiết kế tối ưu máy thu liên quan tới các tham số như độ băng thông tín hiệu IF ... Hơn nữa, bộ ADC tích hợp trên chip ết kế hệ thống kiểm soát nhiệt độ hoạt động, điện áp pin cấp cho hệ thống
o module ADF7021 phát
. Sơ đồ nguyên lý module thu/phát dùng ADF7021
Hình 38. Mạch in module thu/phát
Người dùng lập trình điều khiển thông qua giao tiếp quy chuẩn 3 dây (3-wire sử dụng kiến trúc low IF nhằm tối ưu công suất tiêu thụ được thiết kế linh hoạt cho người dùng trong thiết kế tối ưu máy thu liên quan tới các tham số như độ bộ ADC tích hợp trên chip điện áp pin cấp cho hệ thống,
Hình
3.2.2.2 Sơ đồ mạch xử lý
Hình 40
Hình 39. Hình ảnh thực tế sau khi hàn linh kiện
trung tâm, điều khiển và hiển thị
Hình 41
Hình 42.
41. Sơ đồ nguyên lý khối điều khiển và hiển th
. Sơ đồ mạch in khối xử lý, điều khiển và hiển th n thị
3.2.3 Đo đạc kiểm tra hoạt động của tuyến thu phát UHF. 3.2.3.1 Đo đặc trưng tần số của tuyến thu 3.2.3.1 Đo đặc trưng tần số của tuyến thu
Tuyến thu tích hợp trên ADF7021 bao gồm những khối chức năng cơ bản của máy thu đổi tần thông thường.
Sơ đồ khối của tuyến thu được trình bày trên hình vẽ.
Hình 43. Sơ đồ khối của tuyến thu
Các hình sau biểu diễn kết quả đo đạc sử dụng máy phân tích mạng đo đặc trưng tần số của bộ thu như sau:
Khuếch đại RF Bộ trộn Khuếch đại IF Bộ giải mã LO (PLL) Bộ trộn AFC Khuếch đại IF-AFC PDF cho AFC Tạo tín hiệuđiều khiển
(a)
(b)
(c)
3.2.3.2 Đo đặc trưng phổ Đối với tuyến phát, lu tần UHF. Kết quả đo dao đ phân tích phổ được trình bày nh
Hình 45. Kết qu
Hình 46. Kết qu
của tuyến phát
n phát, luận văn đã tiến hành đánh giá phổ tần số phát ra trong d đo dao động UHF tại các tần số khác nhau của tuyến phát trên máy
trình bày như sau
t quả đo đạc trên máy phân tích phổ tại tần số
t quả đo đạc trên máy phân tích phổ tại tần số
phát ra trong dải n phát trên máy
ố 450MHz
Hình 47. Kết quả đo đạc trên máy phân tích phổ tại tần số 490MHz
Hình 49. Kết qu
Hình 50. Kết qu
t quả đo đạc trên máy phân tích phổ tại tần số
t quả đo đạc trên máy phân tích phổ tại tần số
ố 550MHz
Hình 51. Kết quả đo đạc trên máy phân tích phổ tại tần số 600MHz
3.2.4 Lập trình phần mềm điều khiển ADF7021 3.2.4.1 Kết nối giao tiếp SPI 3.2.4.1 Kết nối giao tiếp SPI
ADF7021 hỗ trợ giao tiếp với vi điều khiển bằng cả chế độ UART hoặc SPI. Trong chế độ SPI, ADF7021 đóng vai trò Master đưa clock sang MCU.
Hình 52. Kết nối giữa vi điều khiển và ADF7021 qua giao tiếp SPI
Tín hiệu đọc ghi dữ liệu truyền phát (SPI):
TxRxCLK: dữ liệu từ MCU đến ADF7021 để phát đi
TxRxDATA: dữ liệu thu được từ ADF7021 gửi về MCU
CLKOUT: xung nhịp đồng hồ được chia xuống từ dao động chuẩn. Được đưa sang MCU, sử dụng như clock cho giao tiếp SPI.
Hình 53. Giản đồ xung ghi dữ liệu
Tín hiệu đọc ghi điều khiển các thanh ghi:
CE: Cho phép chip hoạt động, tích cực mức cao. Khi chân CE mức thấp chip vào chế độ năng lượng thấp và toàn bộ nội dung trong các thanh ghi bị xóa.
SWD: báo hiệu thu được từ đồng bộ (sync word detect)
SLE: cho phép chốt tín hiệu từ thanh ghi dịch vào một trong bốn thanh ghi chốt dữ liệu (load enable)
SREAD: tín hiệu phản hồi điều khiển từ ADF7021 về MCU
SDATA: tín hiệu điều khiển các thanh ghi từ MCU đến ADF7021
SCLK: đầu vào xung nhịp clock. Dữ liệu được chốt vào thanh ghi dịch 32 bit theo sườn lên của chân SCLK.
3.2.4.2 Định dạng khung dữ liệu
Khung dữ liệu hệ thống được thiết kế theo định dạng “AAUSAT3”:
Training SyncWord FSM Length CSP Header Data HMAC 6 Bytes 6 Bytes 1 Bytes 1 Byte 4 Bytes 8/32 Bytes 2 Bytes
Training: Chuỗi bit giúp cân bằng DC cho bộ thu
SyncWord: Từ đồng bộ khung ("OZ3CUB")
FSM: Đánh dấu kích thước khung, 0xA6 với khung ngắn và 0x59 với khung dài.
Packet Length: Chỉ thị độ dài toàn bộ khung
Data: Dữ liệu tọa độ vệ tinh và thời gian
HMAC: Kết quả của thuật toán SHA-1 áp dụng cho khung dữ liệu để kiểm tra tính toàn vẹn và xác thực
Hình
Khởi động chế độ
Vòng lặp chính
Hình 54. Giải thuật đề xuất cho máy phát
ộ phát
Khởi tạo I/O
Khởi động chế độ phát Thiết lập tham số phát Xử lý tín hiệu GPS Điều chế và truyền tín hiệu tọa độ Hiển thị trạng thái máy phát Thiết lập giao tiếp GPS
Thiết lập tham số
Cấu hình tham s
lập bởi các bít trong thanh ghi R1 o VE1: Cho phép VCO ho o VA1, VA2: đi
o VCL1: ch ngoài o VB[1:4]: ch o CP[1:2] : ch o XB[1:2]: ch 35uA o D1: Ch o CL[1:4] : h o R[1:3]: h Nếu không sử dụng b theo công thức:
Nếu sử dụng bộ nhân đôi t công thức:
Trong đó: PFD là tầ qua bộ chia R_Counter).
Thiết lập tốc độ bit (áp d là tần số của xung đ Trong đó: o XTAL là t o DEMOD_CLK_DIVIDE: là h giải điề o CDR_CLK_DIVIDE: h phục clock và d Thiết lập độ giãn cách t Trong chế độ ±3fDEV và ±fDEV ố phát:
u hình tham số VCO: Các tham số VCO và bộ dao đ i các bít trong thanh ghi R1
VE1: Cho phép VCO hoạt đông VA1, VA2: điều chỉnh tần số VCO
VCL1: chọn sử dụng cuộn cảm tích hợp hoặc cu VB[1:4]: chọn dòng Bias cho VCO từ 0.25mA đến 3.75mA CP[1:2] : chọn dòng cho Charge Pump từ 0.3mA đ
XB[1:2]: chọn dòng bias cho bộ dao động thạch anh 20uA đ D1: Chọn sử dụng bộ nhân đôi tần số dao động thạ
CL[1:4] : hệ số chia của CLOCKOUT R[1:3]: hệ số R_Counter
ng bộ nhân đôi tần số dao động thạch anh thì t
nhân đôi tần số dao động thạch anh thì tần số
ần số của bộ so pha (lấy từ dao động thạch anh sau khi đ bit (áp dụng cho tất cả các sơ đồ điều chế): T
a xung đồng hồ chốt dòng bit từ vi điều khiển vào ADF7021
XTAL là tần số bộ dao động thạch anh hoặc TCXO DEMOD_CLK_DIVIDE: là hệ số chia của xung đ
ều chế.
CDR_CLK_DIVIDE: hệ số chia của xung đồng h c clock và dữ liệu
giãn cách tần số FSK (Deviation Frequency)
4FSK thì 4 kí hiệu (00, 01, 11, 10) được phát đi l
DEV
dao động được thiết
c cuộn cảm gắn n 3.75mA 0.3mA đến 2.1mA ch anh 20uA đến ạch anh ch anh thì tần số PFD tính ố PFD tính theo
ch anh sau khi đã ): Tốc độ bit chính n vào ADF7021 c TCXO a xung đồng hồ vào bộ ng hồ vào bộ khôi c phát đi lần lượt là
3.2.4.4 Giải thuật đề xuất cho máy thu
Hình
Khởi động cho ch
Vòng lặp chính
t cho máy thu
Hình 56. Giải thuật đề xuất cho máy thu
chế độ thu:
Khởi tạo I/O Khởi động chế độ thu
Thay đổi tham số
Giải điều chế tín hiệu Xử lý tín hiệu tọa Hiển thị thông tin tọa
Thiết lập tham số thu:
Thiết lập bộ giải điều chế tương quan
Để tối ưu hóa độ nhạy thu, dải thông của bộ tách sóng tương quan được tính như sau:
Trong đó:
o DEMOD CLK: là tần số xung clock đưa vào bộ tách sóng o K: hệ số được xác định theo từng sơ đồ giải điều chế Với 2FSK thì:
Với 3FSK:
Với 4FSK:
Thiết lập bộ lọc trước giải điều chế
Từ tần số cắt cần thiết của bộ lọc ta tính được giá trị thiết lập như sau:
Tần số cắt tính theo dải thông 3dB.
o Với 2FSK tần số cắt = 0.75 x tốc độ bit o Với 3FSK tần số cắt = 1 x tốc độ bit
Kết luận
1. Luận văn đã tìm hiểu một cách tổng quan hoạt động của hệ thống thông tin trên biển, đồng thời trình bày cơ sở kỹ thuật siêu cao tần và kỹ thuật phối hợp trở kháng dùng cho thiết kế mạch điện siêu cao tần thu phát UHF.
2. Luận văn trình bày các kết quả thiết kế và mô phỏng các công đoạn thiết kế tuyến thu trong đó có bộ khuếch đại tạp âm thấp UHF.
3. Luận văn đã thiết kế chế tạo đồng bộ hệ thống thu phát băng hẹp dải tần UHF, bao gồm từ bộ khuếch đại cao tần tạp âm thấp, đồng bộ với bộ thu phát tích hợp trên một vi mạch ADF7021. Vi mạch ADF7021 có khả năng thay đổi tần số số làm việc, lựa chọn độ nhạy và công suất phát và có khả năng điều chế số với các loại điều chế khác nhau.
4. Luận văn đã tiến hành đo kiểm, đánh giá các tham số của hệ thống được chế tạo, đáp ứng các yêu cầu sử dụng trong hệ thống thông tin UHF.
5. Luận văn đang từng bước hoàn thiện phần mềm nhúng điều khiển chuyển đổi tần số, chuyển đổi công suất phát và thay đổi phương thức điều chế kết hợp thông tin định vị từ GPS linh hoạt.Chương trình điều khiển ADF7021 viết bằng ngôn ngữ C được trình bày trong phần phụ lục.
Tuy mới chỉ đạt được những kết quả còn rất khiêm tốn nhưng đây là bước đầu quan trọng để em có thêm tự tin tìm hiểu và nâng tầm nghiên cứu trong lĩnh vực thông tin liên lạc.
Việc thực hiện luận văn đã giúp em nắm vững hơn các kiến thức về kỹ thuật siêu cao tần, được sử dụng, tiếp cận những phần mềm, công cụ hiện đại và những module dùng trong các hệ thống thực tế.
TÀI LIỆU THAM KHẢO Tiếng Việt
[1] GS.TSKH Phan Anh. Giáo trình lý thuyết và kỹ thuật siêu cao tần, Bộ môn Thông tin vô tuyến, Khoa Điện tử - Viễn thông, Trường Đại Học Công Nghệ.
[2] GS.TSKH Phan Anh. Trường điện từ và truyền sóng, NXB Đại Học Quốc Gia Hà Nội, Hà Nội.
[3] Ths Vũ Tuấn Anh. Luận văn cao học, Trung tâm nghiên cứu Điện tử - Viễn thông, Trường Đại Học Công Nghệ.
[4] TS Đỗ Trung Kiên, luận án tiến sĩ, bộ môn Vật lý vô tuyến – ĐHKHTN - ĐHQGHN
[5] Giáo trình công nghệ thông tin vệ tinh, Tập đoàn bưu chính viễn thông. [6] Phạm Minh Việt. Kỹ thuật siêu cao tần, NXB Khoa học kỹ thuật, Hà Nội.
[7] PGS.TS Trần Quang Vinh – Ths. Chử Văn An, Nguyên lý kỹ thuật điện tử, NXB giáo dục, Hà Nội.
Tiếng Anh
[8] David M.Pozar, Microwave engineering, John Wiley & Sons, Inc. [9] Guillermo Gonzalez, Microwave transistor amplifiers, Prentice Hall.
[10] W. Alan Davis, Radio Frequency Circuit Design, John Wiley & Sons, Inc.
[11] Kai chang, Encyclopedia of RF and Microwave Enginneering, John Wiley & Sons, Inc.
PHỤ LỤC
Chương trình điều khiển ADF7021 viết bằng ngôn ngữ C
adf7021.h #ifndef _ADF7021_H_ #define _ADF7021_H_
#if defined(BBSTANDARD)
#define ADF_PORT_SWD PORTE #define ADF_PORT_IN_SWD PINE #define ADF_PORT_DIR_SWD DDRE #define ADF_SWD 6
#define ADF_PORT_SCLK PORTC #define ADF_PORT_IN_SCLK PINC #define ADF_PORT_DIR_SCLK DDRC #define ADF_SCLK 7
#define ADF_PORT_SREAD PORTC #define ADF_PORT_IN_SREAD PINC #define ADF_PORT_DIR_SREAD DDRC #define ADF_SREAD 6
#define ADF_PORT_SDATA PORTB #define ADF_PORT_IN_SDATA PINB #define ADF_PORT_DIR_SDATA DDRB #define ADF_SDATA 6
#define ADF_PORT_SLE PORTB #define ADF_PORT_IN_SLE PINB #define ADF_PORT_DIR_SLE DDRB #define ADF_SLE 5
#define ADF_PORT_MUXOUT PORTD #define ADF_PORT_IN_MUXOUT PIND #define ADF_PORT_DIR_MUXOUT DDRD #define ADF_MUXOUT 6
#define ADF_PORT_CE PORTD #define ADF_PORT_IN_CE PIND #define ADF_PORT_DIR_CE DDRD #define ADF_CE 7
#elif defined(BBMICRO)
#define ADF_PORT_SWD PORTB #define ADF_PORT_IN_SWD PINB #define ADF_PORT_DIR_SWD DDRB #define ADF_SWD 5
#define ADF_PORT_DIR_SCLK DDRC #define ADF_SCLK 2
#define ADF_PORT_SREAD PORTC #define ADF_PORT_IN_SREAD PINC #define ADF_PORT_DIR_SREAD DDRC #define ADF_SREAD 4
#define ADF_PORT_SDATA PORTC #define ADF_PORT_IN_SDATA PINC #define ADF_PORT_DIR_SDATA DDRC #define ADF_SDATA 5
#define ADF_PORT_SLE PORTC #define ADF_PORT_IN_SLE PINC #define ADF_PORT_DIR_SLE DDRC #define ADF_SLE 6
#define ADF_PORT_MUXOUT PORTD #define ADF_PORT_IN_MUXOUT PIND #define ADF_PORT_DIR_MUXOUT DDRD #define ADF_MUXOUT 1
#define ADF_PORT_CE PORTD #define ADF_PORT_IN_CE PIND #define ADF_PORT_DIR_CE DDRD #define ADF_CE 5 #endif typedefunion { unsignedlong whole_reg; struct{ unsignedint lower; unsignedint upper; } word; unsignedchar byte[4]; } adf_reg_t; typedefstruct{ struct{ double data_rate; double mod_index; unsignedlong freq; } desired; struct{ double data_rate; double mod_index; unsignedlong freq; unsignedint freq_dev; } real; union{ adf_reg_t r0_reg; struct{ unsignedchar address_bits :4; unsignedint frac_n :15; unsignedint int_n :8; unsignedchar rx_on :1; unsignedchar uart_mode :1; unsignedchar muxout :3; } r0; };
union{ adf_reg_t r2_reg; struct{ unsignedchar address_bits :4; unsignedchar modulation_scheme :3; unsignedchar pa_enable :1; unsignedchar pa_ramp :3; unsignedchar pa_bias :2; unsignedchar power_amplifier :6; unsignedint tx_frequency_deviation :9; unsignedchar tx_data_invert :2; unsignedchar rcosine_alpha :1; } r2; }; union{ adf_reg_t r3_reg; struct{ unsignedchar address_bits :4; unsignedchar bbos_clk_divide:2; unsignedchar dem_clk_divide :4; unsignedchar cdr_clk_divide :8; unsignedchar seq_clk_divide :8; unsignedchar agc_clk_divide :6; } r3; }; union{ adf_reg_t r4_reg; struct{ unsignedchar address_bits :4; unsignedchar demod_scheme :3; unsignedchar dot_product :1; unsignedchar rx_invert :2; unsignedint disc_bw :10;