Hình 31. Sơ đồ khối CODEC CS4218-KQ
DSP56307EVM sử dụng chip CS4218-KQ, có 2 kênh biến đổi A/D 16-bit và 2 kênh biến đổi D/A 16-bit. CS4218-KQ sử dụng nguồn số 3.3V và nguồn analog 5V.
Tần số lấy mẫu của CS4218-KQ được sử dụng linh hoạt thông qua khối Jum J9, tần số từ 8KHz đến 48 KHz.
Bảng 19. Chọn tần số mẫu trên khối Jum J9
CS4218-KQ được nối tới giao diện ESSI0, ESSI1 của DSP56307 thông qua các khối Jum J4 và J5.
Khối Jum J4 nối các chân ESSI1với cácchân điều khiển của CS4218-KQ. Khối Jum J5 nối các chân ESSI0 với các chân dữ liệu của CS4218-KQ.
Chế độ hoạt động của CODEC được thiết lập bằng cách đưa các chân xác định lên mức cao hay mức thấp, điển hình như các chân SMODE1, SMODE2, SMODE3. Chế độ mà môđun DSP56307 được đặt về mặt vật lý là chế độ nối tiếp 4 (SM4). Trong chế độ này từ điều khiển và từ dữ liệu được tách biệt để giảm dải thông của các cổng nối tiếp và làm đơn giản hoá các thủ tục.
Trong chế độ SM4 có 4 chế độ con. Chế độ con thứ hai mang 2 thông tin: CODEC hoạt động ở chế độ chính hay chế độ phụ và số lượng bít trên mỗi khung. Với board DSP56307EVM đề cập đến trong tài liệu này chế độ 2 được cấu hình vật lý với chế độ con 0 để CODEC đóng vai trị như chế độ chính và được đặt kích cỡ khung là 32 bit. Khi làm việc trong chế độ chính CODEC gửi xung clock dịch bít nối tiếp và xung đồng bộ khung để chỉ ra thời điểm bắt đầu và kết thúc mỗi khung dữ liệu. Thêm vào đó trong chế độ con 0 mỗi khung bao gồm 2 từ 16 bit là từ 16 bit trái và từ 16 bit phải. Các từ này được gửi tới và từ CODEC với bit MSB trước tiên. Các tính chất được định nghĩa trong các chế độ
con được áp dụng đối với cả dữ liệu đến CODEC (SDIN) và dữ liệu đi ra khỏi CODEC (SDOUT).
Từ điều khiển được gửi tới CODEC trên các đường riêng biệt với đường dữ liệu. Mặc dù có tới 31 bit được dành cho từ điều khiển song chỉ có 23 bit được sử dụng, 8 bit cịn lại được xố về khơng
Hình 32. Định dạng dữ liệu CODEC 7.3.1 Codec vào/ra tương tự
DSP56307EVM gồm các Jack 1/8” cho tín hiệu âm thanh vào/ra
Hình 33. Sơ đồ codec vào/ra tương tự 7.3.2 Giao diện số Codec
Hình 34. Giao diện kết nối Codec CS4218 với DSP56307
Việc kích hoạt hay làm mất chức năng của giao diện này với bộ xử lý DSP56307 thông qua các khối Jum J4, J5.
Khối Jum J5 Chân trên DSP Chân trên Codec
1 - 2 SCK0 SCKL 3 - 4 SC00 RESET 5 - 6 STD0 SDIN 7 - 8 SRD0 SDOUT 9 - 10 SC01 - 11 - 12 SC02 SSYNC
Bảng 20. Chức năng khối jum J5
Khối Jum J4 Chân trên DSP Chân trên Codec
1 - 2 SCK1 - 3 - 4 SC10 CCS 5 - 6 STD1 - 7 - 8 SRD1 - 9 - 10 SC12 CDIN 11 - 12 SC11 CCLK
Bảng 21. Chức năng của khối jum J4
Giao diện nối tiếp của codec truyền tín hiệu số của cả dữ liệu âm thanh và dữ liệu điều khiển. Codec liên kết dữ liệu với DSP56307 thông qua giao diện ESSI0, liên kết điều khiển thông qua giao diện ESSI1. Codec có 3 chế độ hoạt
động truyền dữ liệu nối tiếp SMODE1, SMODE2, SMODE3. Các chân SMODE trên DSP56307EVM được chọn để kích hoạt chế độ nối tiếp 4, chia tín hiệu thành dữ liệu âm thanh và dữ liệu điều khiển. Các chân SMODE cũng được sử dụng để kích hoạt chế độ chủ khung 32-bit, 16-bit đầu được chọn kênh trái và 16-bit còn lại được chọn cho kênh phải.
Chân STD0 của giao diện ESSI0 của DSP56307 truyền dữ liệu tới chân SDIN của codec, chân SRD0 nhận dữ liệu từ SDOUT codec. Trong chế độ chủ, châ xung nhiệp nối tiếp của codec SCKL cung cấp tốc độ xung nhịp cho giao diện ESSI0, chân xung nhịp nối tiếp nhị phân (SCK0) của DSP56307. Chân điều khiển nối tiếp 0 (SC00) của DSP56307 được lập trình để điều khiển chân RESET
của codec. Chân điều khiển nối tiếp 2 (SC02) được nối tới chân tín hiệu đồng bộ cổng nối tiếp (SSYNC). Khi một sườn lên kích hoạt lên SSYNC chỉ rằng có một khung mới bắt đầu.
Các chân ESSI1 của DSP56307 được sử dụng như những giao diện vào/ra đa chức năng, truyền dữ liệu điều khiển cho codec. Dữ liệu điều khiển chỉ được truyền khi cần có sự thay đổi. Chân điều khiển nối tiếp 0 (SC10) của DSP56307 có thể được lập trình để điều khiển chân 4 đa năng, hoặc điều khiển chân chọn chip dữ liệu MF4/CCS, chân này phải ở mức thấp cho dữ liệu điều khiển vào. Chân điều khiển nối tiếp 1 (SC11)của DSP56307 được nối tới chân 3 đa năng hoặc chân xung nhịp dữ liệu điều khiển MF3/CCLK. Dữ liệu điều khiển được đặt ở sườn lên của xung CCLK . Cổng điều khiển nối tiếp 2 (SC12) được nối tới chân 2 đa năng hoặc chân đầu vào dữ liệu điều khiển MF2/CDIN. Chân này bao gồm dữ liệu điều khiển cho chân codec