Tổng hợp mạch từ sơ đồ

Một phần của tài liệu (LUẬN văn THẠC sĩ) nghiên cứu, thiết kế và tích hợp các chip FPGA ,PLD vào hệ thống thu nhận ảnh vệ tinh khí tượng 001 (Trang 52 - 54)

Ch-ơng 4 : Thực nghiệm và các kết quả

4.1 Các b-ớc thực hiện một project trên FPGA

4.1.3 Tổng hợp mạch từ sơ đồ

Sau khi một sơ đồ đã đ-ợc đ-a vào trong một hệ thống CAD, sơ đồ này đ-ợc xử lý bằng các tổng hợp ban đầu. Các công này phân tích sơ đồ tạo ra một ph-ơng trình logic cho mỗi hàm logic trong mạch. trong MAX + PLUS II, các công cụ tổng hợp đ-ợc điều khiển bởi ch-ơng trình ứng dụng đ-ợc gọi là Compiler.

Sử dụng Compiler

Để mở cửa sổ Compiler, ta nhấp chuột trên biểu t-ợng Compiler hoặc chọn MAXPLUS II | Compiler.

Với h-ớng dẫn này ta sẽ chỉ sử dụng các công cụ đ-ợc cần đến để cho phép ta thực hiện một mô phỏng chức năng của sơ đồ. Để ra lệnh cho Compiler sử dụng các công cụ này, ta chọn Processing | Functinal SNF Etractor. Cửa sổ Compiler sẽ xuất hiện nh- đ-ợc trình bày trong hình 28. Modul Compiler Netlist Extractorr và Database Builder biểu thị các công cụ

tổng hợp ban đầu. Mô-đun có tên là Functional SNF Extractor sẽ tạo ra một tập tin, đ-ợc gọi là tập tin netlist của trình mô phỏng SNF (simulator netlist file), tập tin này mô tả chức năng của mạch và đ-ợc sử dụng bởi trình mô phỏng chức năng.

Ta nhấp chuột lên nút Start trong cửa sổ Compiler. Compiler chỉ ra quá trình của mình bằng cách hiển thị một thanh quá trình màu đỏ và bằng cách đ-a vào một biểu t-ợng d-ới một mô-đun phần mềm khi chúng đ-ợc thực thi. Khi Compiler kết thúc, một cửa sổ sẽ đ-ợc hiển thị để chỉ ra không có các cảnh báo và các lỗi. Nhấp OK trong cửa sổ này để trở về cửa sổ Compiler.

Hình 28: Màn hình của compiler.

Nếu Compiler không chỉ ra rằng không có cảnh báo và lỗi, tỗi thiểu có một lỗi đã đ-ợc ra khi ta nhập hồ sơ. Trong tr-ờng hợp này Compiler mở một cửa sổ gọi là Message Processor, cửa sổ hiển thị một thông báo liên quan đến mỗi một cảnh báo hoặc lỗi đ-ợc tạo ra. Một thí dụ trình bày cách thức Message Processor có thể đ-ợc sử dụng để định vị nhanh và sửa chữa các lỗi trong một sơ đồ . Để đóng cửa sổ Compiler, ta sử dụng nút Close (có dạng X) đ-ợc đặt ở góc bên phải của cửa sổ này.

Một phần của tài liệu (LUẬN văn THẠC sĩ) nghiên cứu, thiết kế và tích hợp các chip FPGA ,PLD vào hệ thống thu nhận ảnh vệ tinh khí tượng 001 (Trang 52 - 54)

Tải bản đầy đủ (PDF)

(70 trang)