TT Tham số/Giao diện Vào/ra Mô tả
1 Tham số
1.1 DATA_WIDTH ộ rộng đường dữ liệu
2 Giao diện
2.1 CLK Vào Tín hiệu đồng bộ CLK
2.2 RESET_N Vào Tín hiệu thiết lập ban đầu (tích cực mức thấp)
2.3 ENABLE Vào Tín hiệu bật/tắt hoạt động của khối
0: dừng hoạt động 1: hoạt động
2.4 BYPASS_I Vào Lựa chọn tính năng của khối
0: tính năng tích lũy 1: tính năng đệm
2.5 DATA_I Vào Dữ liệu vào
2.6 DATA_O Ra Dữ liệu ra
2.3.5Thanh ghi cấu hình của PE
Thanh ghi cấu hình CONF_REG của PE gồm 32 bit, bao gồm 03 trường thông tin: - Channe_A_routing gồm các 12 bit CONF_REG[31:20] chứa thông tin định
- Channe_B_routing gồm các 12 bit CONF_REG[31:20] chứa thông tin định tuyến lựa chọn dữ liệu đầu và kênh B của DATAPATH
- DATAPATH_CONF gồm 08 bit CONF_REG[7:0] chứa thông tin cấu hình cho DATAPATH (tương ứng với mã thực thi lệnh).
Channel_A_routing CONF_REG[31:20] Channel_B_routing CONF_REG[19:8] DATAPATH_CONF CONF_REG[7:0] Hình 23: Cấu trúc thanh ghi cấu hình của PE
Trong các trường cấu hình Router Channel_A/B_routing, ý nghĩa các bit được quy ước như sau:
- CONF_REG[31] lựa chọn đầu vào cho kênh A của DATAPATH. Khi
CONF_REG[31] =1 thì đầu vào A của DATAPATH nối với đầu vào A của PE; khi ONF_REG[31]=0 thì đầu vào A của DATAPATH nối với một trong các k nh đầu ra của các tầng trước, các bit CONF_REG[30:20] sẽ quy ước k nh đầu v o tương ứng.
- CONF_REG[19] lựa chọn đầu vào cho kênh B của DATAPATH. Khi ONF_REG[19] =1 thì đầu vào B của DATAPATH nối với đầu vào B của PE; khi ONF_REG[19]=0 thì đầu vào B của DATAPATH nối với một trong các k nh đầu ra của các tầng trước, các bit CONF_REG[18:8] sẽ quy ước kênh đầu v o tương ứng.
Phần cấu hình DATAPATH_CONF, thông tin cấu hình chi tiết được quy ước như sau:
- CONF_REG[7]: quy ước hoạt động của ACC trong PE (cấp giá trị đầu vào BYPASS của PE). CONF_REG[7]=1, ACC thực hiện chức năng đệm đẩu ra, CONF_REG[7] = 0, ACC thực hiện chức năng bộ cộng tích lũy
- CONF_REG[6:0]: quy ước OpCode cho DATAPATH trong PE. Với thiết kế hiện tại của luận văn, chỉ sử dụng 04 bit CONF_REG[3:0] để mã hóa 16 mã lệnh OpCode trong Bảng 6. Các bit còn lại CONF_REG[6:4] được dự phòng cho các phiên bản phát triển tiếp theo.
2.3.6Tệp thanh ghi cấu hình của RCA
Tệp thanh ghi cấu hình R _REG_FILE được tạo thành bởi 02 thành phần chính như mô tả ở Hình 24: Tập các thanh ghi Reg_#n và bộ giải mã địa chỉ.
- Mỗi thanh ghi Reg_#n lưu trữ thông tin cấu hình cho một R _Row. ộ rộng của thanh ghi cấu hình Reg_#n bằng NUM_OF_COL× 32 (trong đó: NUM_OF_COL là số cột của mảng R ; 32 l độ rộng của thanh ghi cấu hình trong PE).
- Bộ giải mã địa chỉ ADDR_DECODER có nhiệm vụ lựa chọn thanh ghi nào sẽ được ghi trong quá trình nạp cấu hình vào tệp thanh ghi.
RCA_REG_FILE Reg_#0 A D D R _ D E C O D E R Reg_#1 Reg_#2 Reg_#3 Reg_#4 Reg_#5 Reg_#6 Reg_#7 ADDR_I CLK RESET_N ENABLE LOAD D_I
Hình 24: Mô hình kết nối dữ liệu bên trong tệp thanh ghi cấu hình của RCA
Thông tin về các tín hiệu giao diện của tệp thanh ghi RCA_REG_FILE cấu hình được mô tả chi tiết trong Bảng 8.