Việc truyền thông giữa các bộ định tuyến với nhau hay giữa bộ định tuyến với lõi IP ngoài tín hiệu dữ liệu (34 bit) còn có hai tín hiệu điều khiển để thực hiện phương thức bắt tay (handshake) là tín hiệu truyền (send signal) và tín hiệu chấp nhận (accept signal) dành riêng cho mỗi kênh ảo như trong Hình 3.5.
Bộ định tuyến hoặc lõi IP Bộ định tuyến hoặc lõi IP I_data[33:0] I_send0 I_send1 I_accept0 I_accept1 O_data[33:0] O_send0 O_send1 O_accept0 O_accept1 Send Accept (a) Data Data Data (b)
Hình 3.5: (a) Các đường kết nối giữa hai bộ định tuyến/lõi IP bất kỳ; (b) Giao thức truyền thông bắt tay “send-accept”.
Tín hiệu truyền luôn đi cùng tín hiệu dữ liệu và chỉ chứa một bit để xác định thông tin kênh ảo của gói tin. Tất cả các flit của một gói tin đều chung một tín hiệu truyền tức là chỉ chuyển theo một kênh ảo xác định. Tín hiệu xác nhận truyền là do bộ định tuyến nhận gửi lại cho bộ định tuyến trước nó để thông báo trạng thái rỗi/bận của bộ đệm kênh ảo tương ứng. Tín hiệu chấp nhận cũng chỉ có một bit. Khi tín hiệu chấp nhận là „1‟ thì cho phép bộ định tuyến phía trước truyền dữ liệu sang, ngược lại nếu mang giá trị „0‟ tức là bộ đệm đang bận, không cho phép truyền dữ liệu sang. Thông tin về kênh ảo cũng như thông tin định tuyến khác đều được xác định tại nguồn của dữ liệu.
Hình 3.5a minh họa các đường kết nối giữa hai bộ định tuyến bất kỳ, bao gồm một đường dữ liệu vào bộ định tuyến “I_data” 34 bit, hai đường tín hiệu truyền thông báo thông tin về kênh ảo là In_send0, I_send1 tương ứng với kênh ảo 0 và kênh ảo 1, trong đó kênh ảo 0 có mức ưu tiên cao hơn kênh ảo 1; hai đường tín hiệu I_accept0, I_accept1 thông báo về trạng thái bộ đệm kênh ảo cho bộ định tuyến vừa truyền dữ liệu sang. Tương tự ở lối ra của bộ định tuyến có một đường dữ liệu O_data 34 bit, hai tín hiệu O_send0, O_send1 và hai tín hiệu O_accept0, O_accept1.
Quá trình trao đổi dữ liệu giữa 2 bộ định tuyến/lõi IP bất kỳ được thể hiện qua giao thức bắt tay “send-accept”, Hình 3.5b. Trong giao thức bắt tay trên, ở trạng thái ban đầu bộ đệm của bộ định tuyến/lõi IP kế tiếp luôn sẵn sàng nhận dữ liệu, tín hiệu accept luôn ở mức logic „1‟, khi đó nơi gửi bắt đầu đưa tín hiệu send lên „1‟ và đồng thời đưa dữ liệu lên đường truyền (flit đầu tiên). Khi bộ đệm của bộ định tuyến/lõi IP nhận dữ liệu và chuyển sang giai đoạn thực hiện việc xử lý dữ liệu thì nó thông báo tình trạng bận (không nhận dữ liệu) với bên gửi để không gửi flit tiếp theo. Việc thông báo này được thực hiện bằng chuyển tín hiệu accept về mức logic „0‟. Khi bên gửi nhận được tín hiệu accept bằng „0‟ thì nó đưa tín hiệu send về mức logic “0” và không thực hiện gửi dữ liệu. Cho đến khi nơi nhận thông báo bộ nhớ đệm trống và sẵn sàng nhận dữ liệu tiếp theo bằng việc chuyển tín hiệu accept lên „1‟ thì bên gửi tiếp tục lặp lại quá trình bằng cách đưa tín hiệu send lên „1‟ và đồng thời gửi dữ liệu đi tiếp. Quá trình cứ tiếp diễn như vậy cho đến khi gửi hết dữ liệu thì ngừng. Tóm lại, giao thức bắt tay có bốn trạng thái (4 pha): trạng thái thứ nhất tín hiệu accept có mức logic „1‟, send có mức logic „0‟; trạng thái thứ hai tín hiệu send có mức logic „1‟, accept có mức logic „1‟; trạng thái thứ ba tín hiệu send có mức logic „1‟, accept có mức logic „0‟ và trạng thái cuối cùng cả hai tín hiệu send và accept đều có mức logic „0‟. Dữ liệu chỉ được truyền trên kênh khi đồng thời cả hai tín hiệu send và accept ở mức „1‟, các trường hợp còn lại thì dữ liệu không được truyền trên kênh. Với giao thức bắt tay này cho phép ta đảm bảo rằng tại một thời điểm chỉ có một kênh ảo được làm việc (chiếm kênh vật lý).
3.4. Phương pháp mô hình hoá, mô phỏng và kiểm chứng thiết kế.
Việc mô hình hoá, mô phỏng và kiểm chứng thiết kế thực hiện theo quy trình mạch VLSI, như mô tả trong Hình 3.6. Theo đó quy trình này bao gồm 4 bước cơ bản: xây dựng đặc tả và phân tích thiết kế; mô hình hoá thiết kế và xây dựng mô hình kiểm tra; mô hình kiểm chứng và cuối cùng là tổng hợp logic.
Xây dựng đặc tả, Phân tích thiết kế
Mô hình hóa thiết kế (VHDL) Xây dựng mô hình kiểm tra Mô phỏng và kiểm chứng Đạt? Tổng hợp logic Không Có