Vx1 Vx0 OK 3.3V Đèn sáng Đèn sáng Đèn sáng 2.5V Đèn sáng Đèn tắt Đèn sáng 1.8V Đèn tắt Đèn sáng Đèn sáng 1.5V Đèn tắt Đèn tắt Đèn sáng 0V Đèn tắt Đèn tắt Đèn tắt
Lưu ý: Vx1 có thể là VA1, VB2, VC3, VD1; Vx0 có thể là VA0, VB0, VC0, VD0
2.2.4 Các đầu nối HSTC
HSTC là một giao diện mở rộng được định nghĩa bởi các công nghệ Terasic. Board DE3 được trang bị với tám đầu nối HSTC (J1 ~ J7) có thể được sử dụng để kết nối các Stratix III FPGA với các board con hoặc các board DE3 khác. Các thông số kỹ thuật cụ thể của đầu nối HSTC được mô tả dưới đây:
Bốn nhóm đầu nối HSTC:
LED
Đầu nối HSTC trên board DE3 được chia thành bốn nhóm: HSTC A, HSTC B, HSTC C và HSTC D. Mỗi nhóm có đầu nối đực và cái ở phía trên và dưới của board DE3. Ngoài ra, cả 2 đầu nối đực và cái HSTC chia sẻ cùng chân I/O ngoại trừ giao diện JTAG và I2C.
Sự phân bố I/O:
Mỗi đầu nối HSTC có 60 cặp kênh khác nhau, 5 cặp xung clock đầu vào và ra mà mỗi cặp là xung clock đầu vào và ra, bus JTAG và I2C.
Ngoài ra, có 3 bank (dãy) trên một đầu nối HSTC. Các chân I/O sử dụng trong các kênh thu phát khác nhau ở bank 1 hỗ trợ LVDS vào ra. Ở bank 2, 3 các chân I/O sử dụng trong kênh phát khác nhau hỗ trợ mô phỏng LVDS thông qua 1 điện trở giới hạn và các kênh nhận khác nhau hỗ trợ LVDS.
Tiêu chuẩn cấu hình I/O:
Các chân của đầu nối HSTC hỗ trợ nhiều chuẩn I/O với mức điện thế khác nhau. Tương thích với đầu nối HSMC:
Các kết nối HSTC không những được thiết kế để tương thích giống với các sản phẩm HSMC đi trước mà còn cung cấp nhiều chân I/O để kết nối thêm. Các nhiệm vụ chân của bank 1 và 2 thì giống hệt nhau.
Sự khác biệt duy nhất giữa đầu nối HSMC và HSTC là nhiệm vụ chân cho bank 3. Đối với đầu nối HSTC, tất cả các chân I/O ở bank 3 được định nghĩa rõ ràng.
Chia sẻ các chân I/O tương tự với các đầu nối khác:
Đầu nối HSTC nhóm HSTCA (J1, J2) và HSTCB (J3, J4) chia sẻ các chân tương tự nhau với những header mở rộng GPIO (J13, J14) và ổ cắm DDR2 SO-DIMM (J9). Vì vậy không có đầu nối nào trong số những sự kết hợp trên là được phép sử dụng cùng một lúc.
Nguồn cung cấp:
Đầu nối HSTC cung cấp điện thế 12V, 5V, 3.3V để cấp nguồn. Cũng có hai công suất chân đầu vào tên là B < nhóm HST > _VTT và B < nhóm HSTC > _VREF được kết nối với điện thế tham chiếu đầu vào (VREF) và chân điện áp giới hạn (VTT) của Stratix III FPGA.
2.2.5 Kết nối board con HSTC/HSMC đến đầu nối DE3 HSTC
Khi các board con HSTC/HSMC được kết nối đến các đầu nối HSTC DE3 là để đảm bảo các chân I/O được kết hợp đúng giữa board con và đầu nối DE3 đặc biệt là các chân công suất 12V, 5V, 3.3V.
Nếu có nhiều chân không phù hợp giữa 2 đầu nối, không những sẽ gây hư hỏng đến board con mà quan trọng hơn là làm hư chính nó - FPGA.
Hãy lưu ý rằng, board con chỉ có thể được kết nối đến đầu nối HSTC phía trên đầu của board DE3, vì thế đầu nối HSTC phía dưới chỉ được sử dụng để thiết lập kết nối cho mục đích xếp chồng.
2.2.6 Các Header mở rộng GPIO
Board DE3 cung cấp 2 header mở rộng gồm 40 chân như Hình 2.2-8. Mỗi header có 36 chân được kết nối đến Stratix III FPGA và hai header chia sẻ những chân I/O tương tự với đầu nối HSTC A. Bốn chân khác cung cấp DC + 5V (VCC 5), DC + 3.3V (VCC 33), và hai các chân GND. Giữa 36 chân I/O, có bốn chân kết nối đến các chân xung clock ngõ vào và ra PLL của FPGA.
Các chân I/O ở header mở rộng có một sự linh hoạt tốt trong việc lựa chọ tiêu chuẩn. Mức điện thế của VCCIO có thể được cấu hình là 3.3V, 2.5V, 1.8V và 1.5V.