CD: Carrier detect (0: thiết bị thông tin tìm thấy sóng mang đã liên lạc đ−ợc với phía bên kia) RxD: dữ liệu thu
x 01 thanh ghi nhận dạng nguồn gốc yêu cầu ngắt (IIR) 0 1 1 thanh ghi điều khiển đ−ờng dây (LCR)
x 1 0 0 thanh ghi điều khiển modem (MCR) x 1 0 1 thanh ghi trạng thái đ−ờng dây (LSR) x 1 1 0 thanh ghi trạng thái modem (MSR)
x 1 1 1 thanh ghi nháp (dμnh cho CPU, ít khi sử dụng)
Sau khi có tín hiệu reset, mạch 8250A phải đ−ợc khởi đầu thông qua việc ghi vμo các thanh ghi điều khiển để có thể lμm việc đ−ợc theo các cách thức mong muốn.
Trong phần tiếp theo ta sẽ giới thiệu dạng thức của các thanh ghi trong 8250A. Theo Bảnh 9.3 chỉ ra, một số trong các thanh ghi nμy đ−ợc chọn nhờ các bit địa chỉ A2A1A0 vμ bit D7 của thanh ghi LCR (còn gọi lμ bit cho phép truy nhập thanh
ghi chốt số chia, divisor latch access bit, DLAB). Cụ thể, để ghi vμo thanh ghi giữ
phát (THR), thanh ghi cho phép tạo yêu cầu ngắt (IER) hoặc đọc thanh ghi đệm thu (RBR) ta phải có DLAB=0, còn để ghi vμo thanh ghi số chia thì ta phải có DLAB=1.
Thanh ghi điều khiển đ−ờng truyền (line control register, LCR)
Thanh ghi nμy còn có tên lμ thanh ghi định khuôn dạng dữ liệu vì nó quyết
định khuôn dạng của dữ liệu truyền trên đ−ờng dây. Dạng thức của thanh ghi LCR đ−ợc biểu diễn trên hình 9.36.
Có một số điểm cần lμm rõ thêm đối với thanh ghi điều khiển đ−ờng truyền LCR. Việc qui định số bit stop không những phụ thuộc vμo giá trị bit D2 mμ còn phụ thuộc độ dμi mã ký tự: nếu D2=1 mμ mã nμy lμ 5 bit thì sẽ tạo/kiểm tra 1ẵ bit stop, nếu mã nμy lμ 6, 7 hoặc 8 bit thì sẽ tạo/kiểm tra 2 bit stop. Bit D5 cho phép lμm việc với parity đảo: 8250A có thể thao tác với parity đảo so với parity đã đ−ợc định nghĩa ở
bit D3, tức lμ khi phát/thu thì 8250A tạo/kiểm tra bit parity đã đ−ợc đảo ng−ợc đi so với giá trị mμ đáng lý ra nó phải tạo/kiểm tra.
D7 D6 D5 D4 D3 D2 D1 D0 DLAB SBCB SP EPS PEN STB WLS1 WLS0 DLAB SBCB SP EPS PEN STB WLS1 WLS0
Bit truy nhập số chia Số bit stop Chọn độ dμi từ
1: truy nhập số chia 0: 1 bit 00: 5 bit
0: truy nhập IER, THR 1: 1ẵ bit 01: 6 bit
vμ RBR 2 bit 10: 7 bit 11: 8 bit
Bit điều khiển gián đoạn Cho phép tạo/kiểm tra parity
1: buộc Sout=0 1: cho phép 0: cấm
0: không hoạt động Chọn tạo/kiểm tra parity chẵn
1: parity chẵn 0: parity lẻ Đảo parity