Hình 3.2 thể hiện cấu tạo của một camera ISIS điển hình. Các tín hiệu ánh sáng được thu thập tại photogate để biến đổi thành tín hiệu điện đi qua Collection gate (đối với ISIS những tín hiệu này được gọi là các điện cực). Điện cực di chuyển đến khu lưu trữ tuyến tính CCD (the linear storage CCD) và được đọc tuyến tính qua vertical CCD (VCCD) [5]. Một cổng drain được thiết lập tại VCCD tuyến tính, điện cực đạt thoát ra bên ngoài tại mỗi drain của cảm biến là tín hiệu cuối cùng và luôn luôn được lưu trữ trong bộ nhớ CCD và VCCD do các hoạt động ghi đè lên.
Trong Hình 3.2, một gói tín hiệu mang giá trị được chuyển từ cổng collection sang bộ nhớ kênh CCD, tiến xuống, và đi xuống từ cực máng ở cuối kênh CCD. Mỗi CCD tuyến tính nghiêng phục vụ như một bộ nhớ cho mỗi pixel. Các hoạt động ghi song song đồng thời ở tất cả các điểm ảnh đưa ra tốc độ khung hình cao cuối cùng. Các cực máng (drain) cho phép ghi đè lên liên tục trong hoạt động chụp
52
ảnh. Khi sự kiện xảy ra phát hiện được mục tiêu, các hoạt động ghi đè lên được dừng lại, và tín hiệu hình ảnh được lưu trữ trong bộ nhớ CCD bên trong, cảm biến hình ảnh này sau đó từ từ đọc ra. Cơ chế ghi đè là điều cần thiết cho tốc độ cao hình ảnh để dễ dàng đồng bộ hóa hình ảnh chụp với thời gian xảy ra sự kiện. Tín hiệu hình ảnh của một khung hình được lưu trữ cùng một lúc trong nhiều photogates khác nhau và nhiều khung hình được xử lý trong bộ nhớ CCD tuyến tính. Đây là một tính năng giúp tăng tốc độ xử lý tín hiệu hình ảnh dẫn đến số lượng khung hình được cải thiện. Các hoạt động của ISIS được thể hiện trong hình 3.3. Trong mỗi một VCCD có chứa 15 phần tử CCD [5]. Do đó, các tín hiệu hình ảnh của khung hình được lưu trữ tương ứng từ frame 1 đến frame thứ 15; trong khi các tín hiệu hình ảnh của thứ 2 đến khung 16 (15 khung hình) được lưu trữ và những khung hình 1 đi ra ngoài qua cổng drain.
3.2.3. Cấu trúc mặt cắt ngang
Hình 3. 4. Cấu trúc mặt cắt ngang
Trong Hình 3.4, photon tới tạo ra cặp điện tử - lỗ trống trong lớp loại p-dày. Một electron di chuyển dọc trong loại lớp này sang lớp n-collection, theo chiều ngang, sau đó di chuyển theo chiều dọc tới kênh n+ bên dưới cổng collection ở phía trước, để tạo thành một gói tín hiệu. Sau đó các gói được chuyển cùng một kênh n+ CCD, là một thiết bị nhớ mở rộng tuyến tính theo một hướng hơi nghiêng theo hướng vuông góc với tấm, được thể hiện ở Hình 3.4.
53
Chip có độ dày , bao gồm một lớp n-epi dày và một lớp p-epi
dày . Trong lớp n-epi ở trên, bộ nhớ CCD kiểu n được cài đặt, nó được bảo
vệ bởi p-well. Như đã thấy trong hình 3.4, phần nhớ CCD và phần cổng collection tương ứng tạo thành một cấu trúc bán dẫn dày npnp và np. Cấu hình này cung cấp các chức năng thuận lợi sau đây:
- Để ngăn chặn photon từ trực tiếp đến các bộ nhớ CCD để tạo thêm các electron
- Để ngăn chặn các điện tử tạo ra tín hiệu trong các loại lớp từ di chuyển vào bộ nhớ CCD
- Để làm cạn kiệt các lớp dọc theo đường đi của tín hiệu điện tử.
3.2.4. Nguyên lý điều khiển tín hiệu bên trong ISIS
Switching CCD đã được đề xuất bởi các tác giả vào thiết kế ISIS. Nó được đặt tại nơi giao của hai CCD tại điểm cuối của một CCD lưu trữ và của một đoạn của một kênh đọc dọc VCCD cho một pixel như Hình 3.5.
Collection gate (CL)
Input gate (IN) A3
Anti-blooming
Drain gate Readout
HCCD Channel TG H4H3H2 H1 H4H3 H2 H1 H4H3H2 H1 B4 A1 B2 A3 B4 B2 A3 B4 A1 B2 A3 B4 A1 B2 TD H4 H3 H2 H1 H4H3H2H1
1
Hình 3. 5. Nguyên lý hoạt động của ISIS
54
Cách thức hoạt động của ISIS bao gồm ba giai đoạn chính:
Ởchế độ chụp, các electrons (A1, A2, A3, A4) được lưu trữ tại memory CCD. Switch hoạt động như một cổng đóng mở. Tại chế độ này switch được đóng, các electron nằm trên memory CCD.
Kết thúc chế độ chụp, Switch được kích hoạt bới mức điện áp cao và mở cho các electrons dịch chuyển từ memory CCD xuống VCCD. Đây là pha readout , hoạt động này diễn ra đến khi memory CCD trở nên trống rỗng.
Tiếp đến các electron chuyển xuống HCCD; theo Hình 3.5 các electrons trong HCCD được quy ước là H1, H2, H3, H4. Chúng tạo thành một phần tử HCCD (HCCD element). HCCD elements được khuếch đại tín hiệu trước khi đi ra ngoài cảm biến.
Mô hình chuyển đổi CCD là một tiêu chuẩn 4 giai đoạn (4-phase), yêu cầu 4 dây metal song song để tăng tốc độ truyền [7]. Kỹ thuật truyền này được áp dụng cho hầu hết các giai đoạn chuyển dịch hay lưu trữ electrons bên trong ISIS. .
Hình 3. 6 Hoạt động của linear CCD trong kĩ thuật truyền four-phase
Lược đồ này chỉ yêu cầu thêm hai dây metal trên đường đọc ra theo chiều dọc VCCD của sự chuyển đổi 4 giai đoạn (4-phase transfer), như được giải thích ở Hình 3.5. Việc lưu trữ CCD tuyến tính được hoạt động với một thiết lập của 4 điện cực A1, A2, A3 và A4; trong khi việc đọc ra theo chiều dọc VCCD với A1, B2, A3 và
55
B4. Hai trong bốn điện cực A1 và A3 làm việc chung cùng nhau, và hai điện cực bổ sung B2 và B4 được đặt trên đường đọc ra theo chiều dọc VCCD thay vì A2 và A4.
Mô hình điện áp chuyển đổi cho A1 và A3 tương tự như việc chuyển giao bốn giai đoạn chuẩn. Khi mẫu điện áp cho A2 và A4 (hoặc B2 và B4) cũng giống như những tiêu chuẩn, chi phí các gói đơn giản được chuyển đổi (Hình 3.6a).
Nếu điện áp của A2 (hoặc B2) được cố định ở mức cao và của A4 (hoặc B4) ở mức thấp, A4(B4) hoạt động như một cổng khóa và A2(B2) như một cổng dự trữ và
chi phí gói dữ liệu được lưu giữ bên dướihoặc (hoặc hoặc ) luân phiên (Hình 3.6b). Do đó, không có B1 và B3, bộ
lưu trữ CCD tuyến tính và đường đọc ra dọc VCCD hoạt động độc lập hoặc như là chuyển đổi CCD hoặc lưu trữ CCD.
3.2.5. Đánh giá ISIS và so sánh với các loại cảm biến CCD khác.3.2.5.1. Đánh giá camera và điều kiện 3.2.5.1. Đánh giá camera và điều kiện
Hình 3. 7 Evaluation Camera
Hình 3.7 cho thấy các đánh giá camera. Trong việc đánh giá sơ bộ, thay thế các cảm biến và các bộ phận và hệ thống dây điện bổ sung được yêu cầu thường xuyên. Vì vậy, các mạch điều khiển cũng như các cảm biến được bọc trong một buồng chân không làm mát lớn. Mặt khác, đối với các hệ thống nguyên mẫu, chỉ có cảm biến được chứa trong một buồng chân không nhỏ được làm mát bằng một thiết bị làm lạnh nhiều giai đoạn Peltier.
Các camera ISIS-V16 được thiết kế bằng sự cải tiến chủ yếu từ dây metal của ISIS-V12 cho việc cung cấp điện áp điều khiển. Do đó tỷ lệ khung hình và khả năng xử lý của ISIS-V16, được tăng lên đáng kể nhờ sự cải thiện của dây metal. Chỉ số hiệu suất cơ bản khác của ISIS-V12, chẳng hạn như mức nhiễu, hiệu suất làm việc trên chip CCM…cũng được đề cập.
3.2.5.2 Tỷ lệ khung hình và Khả năng xử lý điện nạp
Tỷ lệ khung hình được đo bằng cách quay chùm laser chopper với 200 cánh quạt tại 6000 vòng/phút (tức 100 vòng/giây ), như hình 3.8. Ngay cả ở tốc độ rất cao này, các góc quay của cánh quạt rất nhỏ. Ví dụ tại 16Mfps, sự khác biệt ở các góc đầu tiên và hình ảnh thứ 101 của một cánh quạt chỉ là 0.225 độ. Do đó, các hình ảnh được phóng đại chopper như thể hiện hình 3.9 được phân tích bởi một kỹ thuật phân tích hình ảnh. Kết quả được hiển thị trong hình 3.10.
Hình 3. 8. A 200-blade laserbeem chopper beem chopper
Hình 3. 9. A blade image captured by the V16 camera captured by the V16 camera
Hình 3. 10. Frame rate vs movement of blade
57
Tiếp theo, chopper này được thay thế bằng một đèn LED. Thời gian xung của đèn LED đã được điều chỉnh để phù hợp trong một khoảng thời gian khung hình. Nếu hình ảnh của LED xuất hiện trong một khung hình, nhưng không nhận ra trong hình ảnh của các khung trước và khung sau, các gói của các hình ảnh LED được chuyển đổi hoàn toàn. Phí xử lý công suất được định nghĩa là số lượng cao nhất của các điện tử đáp ứng điều kiện.
Hình 3.11 cho thấy một ví dụ của các ảnh. Sự chiếu sáng xung LED được áp dụng cho frame thứ 51. Hình 3.11a và 3.11b tương ứng thể hiện 4 ảnh liên tiếp được chuyển hoàn hảo và chuyển không hiệu quả. Trong khi một ảnh dễ nhận ra bởi không có gì. Tín hiệu thu được là quá yếu để có thể nhìn thấy khi in lên một tờ giấy. Điều này chứng minh rằng một số tín hiệu electron không chỉ còn sót lại tới frame tiếp theo ( frame 52nd), nhưng cũng đã tràn qua trước frame 50.
Hình 3. 11 Bốn ảnh liên tiếp của một xung ánh sáng LED(a) Truyền thành công (b) Truyền không hiệu quả (a) Truyền thành công (b) Truyền không hiệu quả
58
Hình 3. 12. Qmax vs Frame rate
Hình 3.12 thể hiện sự phụ thuộc của khả năng xử lý điện tích Qmax trên tốc độ khung hình. Kết quả được tóm tắt như sau:
(a) Q max giữ ở một giá trị không đổi 22.000e- tại tốc độ khung hình lên đến 4
Mfps.
(b)Qmax giảm tới 16.000e- và 8.000e- tương ứng tại 8Mfps và 16 Mfps. Khả năng xử lý điện tích của ISIS-V12 là khoảng 10.000e-. Biên độ của điện áp lái theo đánh giá camera của ISIS-V12 là 10V (-3V, 7V), nó được tăng cho ISIS- V16 tới 16V (-2v, 14V). Sự tăng điện áp hoạt động của mạch lái của ISIS-V16 đã góp phần vào sự gia tăng trong Qmax.
3.2.5.3 Đánh giá nhiễu của ISIS
Khi đánh giá nhiễu của ISIS, nhiễu giảm của một hệ thống hình ảnh, đặc biệt là đối với độ nhạy cực cao và điều kiện nhiễu thấp cần mất một thời gian rất dài. Mặt khác, cấu trúc cấu hình điểm ảnh của ISIS-V16 chính xác giống như của ISIS- V12, trừ các dây kim loại cho tốc độ khung hình cao hơn và khả năng xử lý điện nạp lớn hơn. Do đó. Các chỉ số hiệu suất khác hơn so với tốc độ khung hình và khả năng xử lý điện nạp của ISIS-V16 dự kiến sẽ được tương ứng như của ISIS-V12, được tóm tắt như sau:
59
(a) Tổng mức nhiễu nhỏ hơn 10 e- tại -50o C.
(b)Mức nhiễu vẫn không đổi cho tốc độ khung hình cao hơn.
(c) Bằng cách kích hoạt trên chip CCM, một tín hiệu trong khoảng 5e- có thể phát hiện, đó là ít hơn tổng mức nhiễu 10e-.
3.2.5.4 Cải thiện
Ưu điểm và nhược điểm chính của BSI CCD ISIS như sau:
(a) Ưu điểm là tốc độ khung hình cực cao, nhiễu thấp, và độ nhạy cao.
(b) Nhược điểm là bị giới hạn số điểm ảnh đếm, bị giới hạn số lượng khung hình, và tốc độ đọc ra chậm.
Cảm biến có thể được cải tiến bằng cách tăng cường những ưu điểm và giảm thiểu những nhược điểm.
(a) Tốc độ khung hình và số lượng khung hình:
Xung clock chính của camera là 64MHz và chuyển giao 4 giai đoạn (four- phase transfer) được áp dụng cho các bộ nhớ CCD. Do đó, tốc độ khung hình tối đa có thể đạt được bằng máy ảnh này là 16 Mfps. Xung đồng hồ thấp đã được sử dụng cho việc đánh giá sơ bộ. Việc làm của các hệ thống đánh giá với xung clock cao hơn làm tăng tốc độ khung hình. Nó cũng được dự kiến rằng việc làm của những lược đồ truyền quasi-two-phase trong hệ thống đánh giá hiện nay tăng gấp đôi tỷ lệ khung hình lên đến 32 Mfps. Tuy nhiên trong trường hợp này, khả năng xử lý điện nạp là ít hơn nhiều.
Những hoạt động chụp ảnh xem kẽ có thể được áp dụng cho ISIS-V16, từ cột chẵn và lẻ của mảng pixel của ISIS-V16 có thể được điều khiển độc lập. Cả số lượng khung hình và tốc độ khung hình có thẻ được tăng lên gấp đôi, bỏ đi nửa số điểm ảnh.
(b)Giảm dòng tối và rò rỉ (Reduction of dark and leak curents).
Dòng rò rỉ từ tiếp giáp np tại các cạnh có thể được giảm bằng cách áp dụng stealth dicing. Dòng tối do áp lực cơ học và va đạp không được sử dụng cho dlip- chip liên kết tạo ra dòng tối, trong đó có thể được loại bỏ bằng cách sử dụng dây liên kết từ phía sau để các đệm liên kết trên mặc trước thông qua lỗ liên kết. Những
60
cải tiến hữu ích trong hoạt động của cảm biến mà không làm lạnh sâu. Mặc khác, khi chúng ta làm lạnh các cảm biến xuống dưới -50 độ C, nhiễu do dòng tối và dòng rỉ giảm xuống mức rất thấp.
(c) Số Pixel và số lượng khung hình
Tỷ lệ năng suất được tăng lên đến 60% bởi những nỗ lực trong thời gian dài phát triển và cải tiến quy trình bán dẫn cho những ISIS. Từ tỷ lệ rất thấp khi bắt đầu phát triển cảm biến, chúng tôi đã phát triển một công nghệ tới hạn để tăng gấp đôi diện tích chip và, do đó các điểm ảnh được tính. Bây giờ, tỷ lệ năng suất cáo đã cho phép việc làm của phương pháp switching để tăng gấp đôi diện tích chip ở các bước tiếp xúc.
(d) Đọc ra ngoài linh động và tốc độ đọc ra ngoài.
Các ISIS-V16 sử dụng công nghệ CCD thuần. Hiện nay, nó có thể xử lý một
CCD với một quá trình CMOS tiêu chuẩn, mà làm cho nó có thể phát triển các RA- ISIS truy cập ngẫu nhiên – bao gồm lưu trữ tín hiệu CCD nhiễu thấp và mạch đọc ra
CMOS nhanh chóng và linh hoạt.
3.2.5.5. So sánh CCD-ISIS với các cảm biến CCD thông thường
Trong cấu trúc pixel của một CCD điển hình thường chỉ có một bộ khuếch đại ở một góc của toàn bộ mảng và phí lưu trữ được chuyển tuần tự thông qua việc chuyển đổi song song với một vùng lưu trữ nối tiếp tuyến tính, sau đó đến một nút đầu ra tiếp giáp với các bộ khuếch đại đọc ra trong Hình 3.13a.
61
Image Section Sensing elements Readout VCCD HCCD
b) Structure of folder in- pixel CCD memory [8]
Hình 3. 13. Cấu trúc pixel của CCD thông thường
Cảm biến CCD được phát triển đầu tiên vào cuối những năm 60 và công nghệ là tương đối thành công lúc bây giờ. hiệu suất CCD đã đẩy ranh giới trong hiệu quả của phát hiện ánh sáng và việc giảm nhiễu từ một trong hai tín hiệu thiếu sang hoặc khuếch đại readout. Một điểm yếu của CCD là một thực tế rằng CCD bản chất là một thiết bị đọc số liệu nối tiếp và hiệu suất giảm nhiễu không cao chỉ đạt được tại các kênh có tốc độ đọc ra chậm. Hình 3.2 và Hình 3.14 cho thấy sự khác biệt liên quan đến cấu trúc giữa CCD thông thường và cấu trúc bộ nhớ CCD bởi Elloumi et al đề xuất vào năm 1994 [8].
Khi đề cập đến cấu trúc được phát triển bởi Elloumi, tín hiệu hình ảnh của khung hình được lưu trữ và đọc bằng phương pháp đường thẳng song song. Thiết kế này đã được cải thiện bằng cách thêm mảng các phần tử nhớ, readout VCCD và
HCCD. Tuy nhiên, với cấu trúc phức tạp của khu vực lưu trữ trong Hình 3.14b tín hiệu hình ảnh có thể chuyển nhiều hướng. Điều này khó đảm bảo trật tự của các điện cực dẫn đến những lỗi sai trong quá trình thu nhận và giải mã tín hiệu ở các khối sau.
Để đối phó với vấn đề này, trong năm 2001, Etoh et al phát triển một cảm biến hình ảnh CCD, trong đó đăng ký một CCD tuyến nghiêng được gắn liền với mỗi điểm ảnh được trình bày trong Hình 3.2 [7]. Nó trở thành một cấu trúc truyền electron một chiều tuyến tính đơn giản nhất. Hơn nữa, các tín hiệu hình ảnh của