Trong chương I đã trình bày một cách chi tiết về các loại cảm biến thông dụng hiện nay trên thế giới đó là cảm biến CCD và CMOS. Mỗi loại cảm biến này đều có những ưu nhược điểm khác nhau. Tuy nhiên trong khuôn khổ luận văn tác giả sẽ đi sâu nghiên cứu về camera CCD và cảm biến camera tốc độ cao ISIS ở chương sau.
CHƯƠNG II : THIẾT KẾ CAMERA CCD 2.1. Giới thiệu
CCD là một trong những công nghệ lâu đời nhất với chất lượng ảnh chụp vượt trội so với CMOS nhờ có dải tần nhạy sáng và kiểm soát nhiễu tốt hơn. Để biết được chi tiết hơn về thành phần cấu trúc hoạt động của một camera CCD, chương II sẽ phân tích thiết kế một camera CCD điển hình.
2.2. Cấu trúc camera CCD [10]
Hình 2.1. Sơ đồ khối camera CCD điển hình
Sơ đồ khối của camera CCD gồm các khối cơ bản : Chip CCD, bộ tiền khuếch đại, bộ tương quan lấy mẫu kép, bộ khuếch đại và điều khiển. Các tiến bộ trong công nghệ CCD (Charge Coupled Device) như tăng độ phân giải với chi phí sản xuất thấp hơn kích thích sự tăng trưởng của ngành công nghiệp điện tử hình ảnh. Tuy nhiên một số hạn chế điển hình của CCD vẫn không thay đổi, chẳng hạn như mức độ tín hiệu đầu ra rất thấp và các nhiễu vốn có. Hơn nữa độ phân giải tăng thường bằng cao hơn tốc độ đọc ra, mà lần lượt sẽ áp đặt các yêu cầu đối với các thiết bị điện tử sau này.
CCD là yếu tố trung tâm trong một hệ thống hình ảnh, khi thiết kế phải hiểu rõ các yêu cầu đặc biệt cho các tín hiệu của CCD để đạt được hiệu suất tối đa. Các tín hiệu đầu ra của CCD là một dòng liên tục của các điểm ảnh riêng biệt "phí tổn hao" và kết quả này dẫn đến dạng điển hình của mức điện áp DC có bậc. Tín hiệu ra này chứa điện áp định thiên DC khoảng vài volt. Tín hiệu sau đó được truyền qua một tụ điện để chặn điện áp DC trước khi đi vào bộ tiền khuếch đại. Để duy trì mối quan hệ cần thiết giữa các thông tin pixel và đường cơ sở, một cái kẹp hoặc DC-restore mạch thường nằm trong giai đoạn xử lý đầu tiên. Giai đoạn tiếp theo được dùng một mạch giảm nhiễu đặc trưng cho hệ thống CCD dựa trên bộ đôi tương quan (CDS). Sau đó là một tầng khuếch đại khác, có thể là một bộ khuếch đại điều chỉnh độ tăng ích tự động (AGC), hoặc tầng khuếch đại cố định với dịch chuyển điều chỉnh. Trước khi đi vào chuyển đổi A/D nó thường đi qua một bộ đệm hoặc mạch điều khiển được tối ưu hóa cho các loại hình chuyển đổi lựa chọn. Để có thể đạt được độ ổn định hơn nữa bằng cách có một bộ D/A chuyển đổi trong một vòng lặp điều khiển kỹ thuật số.
Để dễ tưởng tượng quy trình xử lý ảnh của CCD ta hình dung mỗi một điểm ảnh là một người cầm một xô nước. Khi ánh sáng tràn vào cũng giống như cơn mưa xuống vào mỗi người tùy theo độ dày đặc của cơn mưa (ánh sáng mạnh yếu thể hiện nên bức ảnh) sẽ hứng được một lượng nước khác nhau ở xô của mình. Sau khi số lượng nước của mỗi người đã được ghi nhớ, hàng ngoài cùng (hàng 1) sẽ đổ nước vào một cái rãnh (bộ đọc giá trị). Rãnh này sẽ ghi nhớ số lượng từng xô nước của hàng 1. Số lượng nước của hàng 2 được truyền đến cho hàng 1 rồi lại đổ vào rãnh, rãnh lại ghi nhớ số lượng nước của hàng 2. Rồi hàng 3 đổ vào hàng 2, hàng 4 đổ vào hàng 3, cứ thế truyền tay cho đến hết hàng cuối cùng là coi như thông tin về toàn bộ bức ảnh (màu sắc, đậm nhạt, sáng tối…) đã được truyền xong, tất cả mọi người lại sẵn sàng cho một cơn mưa khác tới (một kiểu ảnh mới).
Nhưng chính việc phải đọc thông tin theo từng hàng lần lượt một này khiến cho chip CCD có bất lợi đó là tốc độ xử lý hoàn thiện một bức ảnh khá chậm, ảnh ở một số vùng hoặc dễ bị thừa sáng (do nước từ xô người này bị bắn sang xô người khác), thiếu sáng (do xô người này truyền sang xô người kia không hết)… Để xử lý vấn đề này một bộ đọc ảnh có kích cỡ bằng mạng lưới các hạt sáng được bổ sung xen kẽ (cạnh hàng người nào cũng có rãnh để đổ nước) để làm tăng tốc độ xử lý ảnh mà không bị suy giảm chất lượng, do đó quá trình đọc ảnh chỉ qua một lần đổ dữ liệu. Nhưng sự cải thiện này đòi hỏi phải có thêm không gian trên chip. Mà để sản xuất chip CCD cần có những thiết bị phòng lab chuyên dụng khiến cho giá thành CCD đã đắt lại càng thêm đắt.
Ánh sáng được thu thập toàn bộ trên khung hình cùng một lúc sau đó ánh sáng sẽ được tắt để các photon đã thu được có thể được chuyển xuống các cột. Cuối cùng mỗi dòng dữ liệu được chuyển đến một thanh ghi ngang riêng biệt, các gói dữ liệu cho mỗi hàng được đọc ra tuần tự và cảm nhận bởi một chuyển đổi photon thành điện áp và đi tới phần khuếch đại. Khi chụp ảnh cửa trập mở ra ánh sáng qua ống kính sẽ được lưu lại lại bề mặt chip thông qua các điểm ảnh. Thông tin về số lượng ánh sáng lưu lại của mỗi điểm (thể hiện bằng độ khác nhau về điện áp) sẽ được chuyển lần lượt theo từng hàng ra ngoài bộ phận đọc giá trị (để đọc các giá trị khác
nhau của mỗi điểm ảnh). Sau đó các giá trị này sẽ đi qua bộ khuyếch đại tín hiệu, rồi đến bộ chuyển đổi tín hiệu tương tự sang tín hiệu số (A/D converter), rồi tới bộ xử lý để tái hiện lại hình ảnh đã chụp được.
Hình 2.3. Cấu hình mảng CCD
Các mảng CCD được cấu hình vào nhiều thanh ghi dịch chuyển thẳng đứng và thường là một thanh ghi dịch ngang, cả hai yêu cầu mẫu tạo xung nhịp khác nhau. Các dòng như sau: điểm ảnh chuyển đổi ánh sáng (photon đến) thành điện tử được lưu trữ như điện. Sau đó tính được truyền xuống thanh ghi thẳng đứng theo cách băng chuyền đến thanh ghi dịch chuyển ngang. Thanh ghi này thu thập mỗi lần một dòng và vận chuyển những điểm ảnh trong một cách nối tiếp với giai đoạn đầu ra trên chip. Trên chip đầu ra chuyển đổi tính vào điện áp, điện áp này sau đó được sẵn có ở đầu ra trong lập công thức xung nhịp CCD điển hình. Với CCD tiêu chuẩn, hầu hết các điểm ảnh có thể phát hiện ánh sáng. CCD cũng có chia cắt nhỏ lúc đầu và vào cuối mỗi đoạn đường đứng được che phủ nên do đó "về phương diện quang học mồ hóng". Điểm ảnh đó sẽ luôn có mức điện áp đại diện cho màu đen. Một số mạch điện ảnh sử dụng khi các điểm ảnh tham chiếu để điều chỉnh dịch chuyển tín hiệu.
Một số con số:
Tốc độ kết quả đọc được đường nằm ngang cho hệ thống lên tới 12 bit độ phân giải lên đến 10MHz. Đối với độ phân giải cao (16 bit) tốc độ là khoảng 1MHz. Kích thước điểm ảnh điển hình là: ~27µm2 cho mảng 512x512 hoặc ~12µm2 cho mảng 1024x1024.
Hình 2.4. Sơ đồ khái niệm của giai đoạn đầu ra bên trong phần tử CCD
Trên đây là sơ đồ khái niệm của giai đoạn đầu ra bên trong phần tử CCD. Giai đoạn này chịu trách nhiệm cho cái gọi là "phát hiện phí”. Như đã thảo luận trước đó, phí điện tử tạo ra được chuyển vào thanh ghi dịch ngang. Phí của mỗi điểm ảnh riêng biệt được điều khiển bởi bộ tạo nhịp ngang và được lưu trữ vào tụ (Cs). Một giá trị tiêu biểu cho một tụ điện như vậy là 0.1pF đến 0.5pF với V=Q/C, phí sẽ phát triển một điện áp trên tụ Cs, đại diện cho cường độ ánh sáng cho các điểm ảnh riêng biệt. Một bóng bán dẫn MOSFET cấu hình như một bộ theo nguồn đệm tụ từ nút đầu ra kết nối với điện trở tải RLOAD. Tại thời điểm này tín hiệu hình ảnh trở nên có sẵn tại VOUT cho tín hiệu tiếp tục điều chế.
Như đã chỉ ra trong hình trên, điện áp đầu ra là một loạt các điện áp bước DC. Một kỳ điểm ảnh bao gồm ba cấp độ khác nhau: (1) "thiết lập lại feedthrough", (2) "mức tham chiếu", (3) "mức độ điểm ảnh".
Một chuỗi readout bắt đầu với các thiết lập lại. Trường hợp FET-switch được đóng lại, thiết lập hướng tụ điện để điện áp tham chiếu ban đầu. Điện áp tham chiếu
có thể là tương đối cao lên đến +12V. Việc đóng cửa chuyển đổi gây ra feedthrough thiết lập lại, một kết quả của các khớp nối điện dung qua MOSFET. Sau khi phân rã này feedthrough tụ điện sẽ phản ánh mức độ điện áp tham chiếu (2). Một khi các tụ điện đã được thiết lập lại, việc chuyển đổi sẽ mở ra và pixel được chuyển giao cho các tụ điện, biến đổi điện áp của nó.
Một đặc điểm kỹ thuật quan trọng cho các yếu tố CCD là độ nhạy. Đây là một biện pháp của điện áp đầu ra có thể đạt được cho mỗi electron, SV = VOUT/e-. Với một tụ điện 0.1pF, điện áp đầu ra sẽ được -1.6µV mỗi electron. Thật không may, theo nguồn có mức tăng dưới 1 (~0,8).
2.2.2 Hạn chế hiệu năng hệ thống
Giới hạn dưới của dải động trong một hệ thống hình ảnh được thiết lập bởi tầng nhiễu. Các kỹ thuật khác nhau có sẵn để tối ưu hóa phạm vi hoạt động và tối ưu hóa cho phạm vi đầu vào của bộ chuyển đổi A/D, nhưng một sự hiểu biết thấu đáo về các nguồn nhiễu là rất quan trọng. Các nguồn nhiễu chính, bên cạnh kỹ thuật số feedthrough, cái gọi là nhiễu KT/C của chuyển đổi thiết lập lại FET gây ra bởi điện trở của nó. Các MOSFET cũng góp nhiễu là tạp nhiễu nhấp nháy (1/f) và một số nhiễu trắng (nhiệt). Ngoài ra mỗi điện trở là một nguồn của nhiệt/nhiễu trắng. Hạn chế khác được thiết lập bởi các nhiễu lượng tử hóa của bộ chuyển đổi A/D. Nhiễu lượng tử hóa rms được thể hiện bằng phương trình q/ 12, với q là kích thước bit hoặc trọng lượng LSB của bộ chuyển đổi. Chẳng hạn như bộ chuyển đổi 10 bit với vùng đầu vào hết cỡ của 2V có kích thước bit của 2.0V/1024 = 1.953mV. Do đó, nhiễu lượng tử hóa là 564µVrms. Giả sử một tụ điện có ý nghĩa 0.1pF giới hạn phát hiện sẽ là vào khoảng 350 electron do nhiễu lượng tử. Một cách rõ ràng để giảm bớt hạn chế này là sử dụng một chuyển đổi A/D với độ phân giải cao hơn ví dụ 12 bit.
Hình 2.5. Nhiễu giai đoạn đầu ra
Nhìn một lần nữa trong giai đoạn đầu ra của CCD, chúng ta có thể xác định các nguồn nhiễu khác nhau đã thảo luận trước đó.
• Nhiễu Reset : Nhiễu nhiệt của các kháng kênh (RON) của switch FET (SW). Nhiễu này thường được gọi là nhiễu KT/C. Với một giá trị tiêu biểu của 100-300 electron (rms), đây là giới hạn chi phối để phát hiện các tín hiệu nhỏ.
• Tạp nhiễu nhấp nháy : Ngoài nhiễu 1/f. Bắt nguồn từ các MOSFET và liên quan đến sự nhiễm bẩn và khuyết điểm của tinh thể trong chất bán dẫn. Do đó độ lớn của nó được xử lý phụ thuộc.
• Nhiễu trắng còn được gọi là nhiễu điện trở: Nó phụ thuộc nhiệt độ và bằng ). Nhiễu trắng có nhiều nguồn gốc. Ví dụ nhiễu của điện trở tải (RL).
Hình 2.6. Thiết lập lại nhiễu
Các thành phần chính của thiết lập lại nhiễu đến từ các tụ CS và chuyển đổi (SW), đại diện cho trở kháng trên , RON. Tụ điện thường được coi như là các thiết bị không nhiễu. Trong trường hợp hệ thống lấy mẫu, tuy nhiên chúng thể hiện một nhiễu lý thuyết vì các tụ điện thiết lập lại định kỳ. Điện trở hữu hạn của công tắc có liên quan đến nhiễu nhiệt. Nhiễu này được chuyển sang cho các tụ điện khi công tắc mở. Nếu các điện trở RON được làm nhỏ hơn, nhiễu của nó sẽ giảm, nhưng băng thông RC sẽ tăng cùng một lúc. Nhiễu có thể được tính như sau:
Nhiễu nhiệt của một điện trở được cho bởi: en = (Vrms). Trong đó :
k = hằng số Boltzmann = 1,38054 E -23
T = nhiệt độ tuyệt đối trong Kelvin, (298oK=+25oC) R = Điện trở của switch (Ω)
B = Băng thông nhiễu (Hz)
Kể từ khi mô hình CCD có một phản ứng đơn cực, B là -3dB lần băng thông π/2, sẽ được gọi là NBW chỉ băng thông nhiễu cho một phản ứng cực duy nhất. Vì thế:
NBW = 1/(2πRC) • π /2 = 1/(4RC)
Sử dụng một ví dụ liên quan đến CCD: CS = 0.1pF, RON = 2kΩ Băng thông nhiễu sẽ là: NBW = 1.25GHz
Nhiễu reset là: Enr = 0.203mVrms
Tính ra thấp nhất, một điện tử (e- = 1,6 E-19A-sec), nhiễu thiết lập lại liên quan đến 126e- phí. Với biên độ tín hiệu video tối đa khoảng 0.3V (187500e-), tỷ lệ tín hiệu nhiễu sẽ là 1500 hoặc 63dB. Phạm vi giao động là khoảng 11,5 bit. Nhiễu trắng hoặc nhiễu nhiệt hiện diện trong bất kỳ điện trở hoặc dây dẫn. Nhiễu điện áp rms tỷ lệ thuận với căn bậc hai của nhiệt độ T , băng thông B và sức đề kháng R được cho bởi phương trình enw = . Các kháng đầu ra điển hình của CCD, trong đó bao gồm các điện trở tải bên ngoài, là trong phạm vi 200Ω đến 20kΩ. Các trở kháng đầu ra của giai đoạn đầu ra CCD (RO) được hình thành bởi các điện trở tải (RL) và điện trở kênh của MOSFET đầu ra.
2.2.3 Tín hiệu đầu ra CCD
Hình 2.7. Tín hiệu đầu ra CCD
Đây là một dạng sóng điện áp đầu ra điển hình từ một yếu tố CCD. Các tín hiệu có thể được mô tả bằng năm đặc điểm: Thiết lập feedthrough, thiết lập mức, các biên độ tín hiệu, chu trình điểm ảnh và chiều rộng thực tế điểm ảnh.
Như đã đề cập trước đây, tín hiệu CCD đây không phải là một dạng sóng hình sin liên tục, mà là một chuỗi các mức DC bước.
Trình tự cho một điểm ảnh là như sau:
• Thiết lập lại feedthrough: Đây có thể là một xung tương đối lớn, như là kết quả của các khớp nối điện dung qua FET.
• Thiết lập lại mức: Chiều tụ điện sẽ được tính vào điện áp đặt lại cuối cùng này. Mức này có thể khoảng + 10V hoặc nhiều hơn, tạo ra các yêu cầu đối với một tụ điện DC tách ở đầu ra của phần tử CCD.
• Mức điểm ảnh: Sau thời gian thiết lập lại, các điểm ảnh được chuyển giao. Biên độ tương ứng đại diện cho mức độ ánh sáng tới của các điểm ảnh xử lý. Bởi vì điện tích electron (điện tử) các tín hiệu đầu ra CCD vốn dĩ là đơn cực. Tỉ lệ điểm ảnh CCD điển hình có thể thay đổi giữa 1Mpixel/giây tới 20Mpixel/giây tùy vào ứng dụng.
Hình 2.8. Mạch tiền khuếch đại
Các tín hiệu đầu ra CCD được ngay lập tức đạt được khuếch đại, như thể hiện trong sơ đồ mạch này. Các bộ khuếch đại chính nó sử dụng FET OPA655 đầu vào op amp băng rộng, thiết lập ở mức tăng +5V/V. Với băng thông 3dB của 400MHz
cho mức tăng +1 băng thông của OPA655, trong mức tăng +5V/V là 75MHz. Thời gian giải quyết 12 bit cho phần này là khoảng 16ns. Để ước tính thời gian phản ứng tổng thời gian xoay cho đầu ra 1Vp-p cần phải được thêm vào 16ns thời gian giải quyết. Với một thời gian xoay của 3.3ns, điều này cho biết thêm lên đến tổng cộng khoảng 20ns. Xem xét một hệ thống với một tần số readout 5MHz, một kỳ điểm ảnh có 200ns. Các pixel chiều rộng thực tế sẽ có khoảng một nửa thời gian đó, hoặc 100ns. Các OPA655 sẽ chỉ mất 1/5 thời gian pixel và vẫn được chính xác đến 12 bit. Đáp ứng nhanh của OPA655 là đủ thời gian cho các giai đoạn tiếp theo và cho thời gian thu của bộ chuyển đổi A /D.
Như đã thảo luận trước đó, thông tin điểm ảnh trên điện áp tham chiếu có thể là +10V hoặc nhiều hơn. Điều này có thể gây ra tác dụng phổ biến chế độ không