OpenBus là một cách mới để làm việc với thiết kế FPGA ở cấp hệ thống. Cung cấp một giao diện nhẹ hơn nhiều so với việc triển khai dựa trên sơ đồ, OpenBus là hầu như rất nhẹ trong khả năng của nó. Bằng cách tự động kiểm soát nhiều chi tiết cấp thấp, OpenBus cho phép tập trung vào các hệ thống cấp cao và kết nối các thành phần chính. Ta sẽ tìm thấy tất cả các thành phần cần dùng trong OpenBus Palette. Có thể hiển thị các Palette bằng cách nhấp vào OpenBus panel control ở góc dưới bên phải của Tùy chỉnh chính và sau đó chọn OpenBus Palette từ menu popup.
Phần lớn các thành phần được tìm thấy trong OpenBus Palette dịch trực tiếp với các thành phần có tên tương tự được tìm thấy trong các thư viện FPGA Peripherals và FPGA Processor sử dụng để thiết kế sơ đồ FPGA cơ bản.
Trong không gian làm việc của OpenBus, ta kích chuột vào OpenBus ở góc dưới bên phải màn hình, rồi chọn OpenBus palette, một bảng chứa tất cả các thành phần OpenBus sẽ hiện ra cho phép ta lựa chọn các thành phần mà ta cần.
Bảng dưới đây xác định các thành phần OpenBus theo yêu cầu thiết kế.
28
Bảng 3.1 Các thành phần OpenBus
3.2.2.1 Vi điều khiển TSK3000A
Vi điều khiển TSK3000A là bộ xử lý trung tâm được tích hợp trong KIT NB2DSK01. TSK3000A khá gọn nhẹ với một bộ thiết bị ngoại vi được xác định rõ ràng: nó chứa một bộ phận nhân / phân chia phần cứng, đồng hồ bên trong, bộ điều khiển gián đoạn, bộ điều khiển bộ nhớ và một số logic dựa trên gỡ lỗi JTAG.
TSK3000A là một lõi bộ xử lý mềm có thể cấu hình lại và như vậy đòi hỏi chỉ định một vài thông số quan trọng trước khi sử dụng nó. Điều này bao gồm các kích
thước của bộ nhớ xử lý nội bộ, có hoặc không sử dụng một phần cứng bộ nhân/chia, cho dù nó đã bao gồm một hệ thống gỡ lỗi trên chip và làm thế nào để quản lý các điểm dừng khi cài đặt lại. Để cấu hình bộ xử lý:
-Kích chuột phải vào thành phần MCU và chọn Configure MCU (TSK3000A) từ menu chuột phải.
-Trong hộp thoại Configure (32-bit Processors):
• Thiết lập Internal Processor Memory để 32 K Bytes (8K x 32-Bit Words)
Đặt Multiply/Divide Unit (MDU) để Hardware MDU
Đặt On-Chip Debug System để Include JTAG-Based On-Chip Debug System
• Đặt tùy chọn cuối cùng để Disable Breakpoints on Hard Reset
-Nhấn OK để lưu các thay đổi.
Có thể nhận được một thông báo lỗi chỉ ra rằng có "2 Nexus JTAG Parts Found
but no NEXUS_JTAG_CONNECTOR was found on the top sheet" ( " Tìm thấy 2 phần
Nexus JTAG nhưng không có NEXUS_JTAG_CONNECTOR đã được tìm thấy trên trang đầu". Thông báo này có thể thể bỏ qua như chưa hoàn thành sơ đồ cấp trên.
3.2.2.2 WB_MP3DEC
Thành phần bộ giải mã MP3 wishbon (WB_MP3DEC) hỗ trợ giải mã dữ liệu âm thanh được mã hóa dưới dạng MPEC-lớp 3 thành các mẫu có dấu 16 bít kênh đôi.
MP3DEC có thể giải mã tất cả các dữ liệu MP3 với tốc độ lấy mẫu 32/44/48Khz và tốc dộ bit là 32-320Kbit/s
WB_MP3DEC có giao diện DMA để đọc đầu vào và đầu ra ghi, có quyền truy cập riêng biệt với bộ nhớ Scratch.
3.2.2.3 SD Card
Khe cắm thẻ nhớ SD card trên board NB2. Khi thẻ được đưa vào khe cắm, thẻ sẽ giao tiếp thông qua chuẩn truyền thông SPI…
3.2.2.4 Thiết bị đầu cuối (Terminal Instrument)
Các thiết bị đầu cuối cung cấp một cách đơn giản xuất ra dữ liệu trong một thiết kế FPGA.
-Bấm đúp vào các thành phần GPIO để mở hộp thoại Configure OpenBus
Terminal Instrument.
-Trong hộp thoại:
• Đặt Component Designator để TERM 31
• Đặt Interface Type để to Signal Harness
-Nhấn OK để lưu các thay đổi.
3.2.2.5 Chuẩn giao diện bus nối tiếp I2S
I2S là một giao thức truyền thông nối tiếp hiệu quả, đơn giản, tuyệt vời cho âm thanh số hóa. I2S tạo điều kiện phát triển thiết bị điện tử âm thanh bằng giao diện được tiêu chuẩn hóa để truyền dữ liệu số giữa các ADC, DAC, bộ lọc kỹ thuật số, bộ xử lý tín hiệu số và các loại IC khác được sử dụng trong các hệ thống âm thanh.
Nó là một giao thức hai kênh, bởi vì nó được thiết kế cho âm thanh nổi (một phần của hệ thống âm thanh chất lượng cao), NanoBoard bao gồm một CS4270 24-bit, 192kHz stereo audio CODEC (từ Cirrus Logic). CODEC phục vụ cho cả I/O âm thanh tương tự (analog) và âm thanh kỹ thuật số (digital). Audio Streaming Controller truyền dữ liệu âm thanh qua bus âm thanh inter-IC (I2S).
-Bấm đúp vào các thành phần TERM để mở hộp thoại Configure OpenBus Audio
Streaming Controller.
-Trong hộp thoại:
• Thiết lập I2S Channels để Receive and Transmit
• Thiết lập I2S Hardware Buffer để Include Hardware Buffer, 1K samples
• Đặt Component Designator để AUDIO
• Đặt Interface Type để Signal Harness
-Nhấn OK để lưu các thay đổi.
3.2.2.6 Giao thức SPI
SPI (Serial Peripheral Bus) là một chuẩn truyền thông nối tiếp tốc độ cao do hãng Motorola đề xuất. Đây là kiểu truyền thông Master-Slave, trong đó có 1 chip Master điều phối quá trình tuyền thông và các chip Slaves được điều khiển bởi Master vì thế truyền thông chỉ xảy ra giữa Master và Slave. SPI là một cách truyền song công (full duplex) nghĩa là tại cùng một thời điểm quá trình truyền và nhận có thể xảy ra đồng thời.
Thanh ghi nội bộ cho các Audio CODEC được sử dụng để xác định các chức năng cần thiết của thiết bị, được truy cập trên bus SPI.
-Bấm đúp vào các thành phần GPIO để mở hộp thoại Configure OpenBus SPI.
-Trong hộp thoại:
• Đặt Component Designator để SPI
• Đặt Interface Type để Signal Harness 32
-Nhấn OK để lưu các thay đổi.
3.2.2.7 Màn hình tinh thể lỏng TFT
Là màn hình được tích hợp sẵn trên KIT NB2. Nó cũng giống như một màn hình LCD cho phép hiển thị các thông tin liên quan.
3.2.2.8 SRAM Controller
SRAM controller đại diện cho bộ điều khiển bộ nhớ khi được cấu hình để kết nối với 2 thiết bị SRAM vật lý rộng 16 bit, với kích thước 1MB (256K x 32 bit). Bố cục và kích thước bộ nhớ được chỉ định như một phần của cấu hình bộ điều khiển
SRAM controller cung cấp một giao diện đơn giản giữa một bộ xử lý 32-bit và SRAM tĩnh không đồng bộ (Asynchronous Static SRAM).
SRAM Controller cung cấp một giao diện chung, đơn giản là Asynchronous Static RAM. Như vậy, nó đòi hỏi cấu hình các thành phần cho số lượng và loại bộ nhớ bên ngoài, có ý định sử dụng.
-Kích chuột phải vào thành phần SRAM và chọn Configure SRAM (SRAM Controller) từ menu chuột phải.
-Trong hộp thoại Configure (Memory Controller):
• Đặt Memory Type để Asynchronous SRAM
• Đặt Size of Static RAM array để 1MB (256K x 32-bit)
• Đặt Memory Layout để 2 x 16-bit Wide Devices
-Nhấn OK để lưu các thay đổi.
Sau khi kết nối các thành phần OpenBus lại với nhau ta được sơ đồ hoàn chỉnh sau:
33
Hình 3.25 Hoàn thành OpenBus cho dự án MP3 FPGA