Hình 2.9 - Khối xử lý t n hiệu số Video Scaler
Khối Video Scaler l th nh phần ch nh trong khối xử l t n hiệu h nh ảnh của Tivi LCD, khối Scaler c nhiệm vụ chia tỷ lệ h nh ảnh ra đều khắp m n h nh
ảnh vẫn c n đối v phủ khắp m n h nh khi xem từ c c nguồn t n hiệu c độn ph n giải thấp.
Đầu v o của khối Scaler l c c t n hiệu:
- C c t n hiệu ch i Y đã được mã hố th nh dữ liệu 8 b t
- C c t n hiệu mầu Pr v Pb đã được mã hố th nh dữ liệu 4 bit - C c xung đồng bộ sau khi đã qua xử l
- T n hiệu điều khiển từ CPU th ng qua c c bus: SDA v SCL Ngoài ra khối Scaler c IC nhớ EPROM cung cấp t n hiệu hiển thị tr n m n h nh, t n hiệu n y sẽ được ch n v o c c t n hiệu Video số ở gần đầu ra của mạch Scaler.
Đầu ra của mạch Scaler bao gồm c c t n hiệu h nh ảnh số v c c t n hiệu điều khiển cung cấp cho mạch LVDS tr n m n h nh.
C c t n hiệu h nh ảnh số gồm:
- 8 bit dữ liệu mang th ng tin về bức ảnh đơn sắc mầu đỏ (R_Digital) - 8 bit dữ liệu mang th ng tin về bức ảnh đơn sắc mầu xanh l (G_Digital) - 8 bit dữ liệu mang th ng tin về bức ảnh đơn sắc mầu xanh lơ (B_Digital)
Hình 2.10 – C c t n hiệu ra của khối Video Scaler đưa tới mạch LVDS tr n m n h nh.
C c t n hiệu điều khiển bao gồm:
- T n hiệu Pixel Clock: l t n hiệu điều khiển cho m n h nh qu t sang điểm ảnh kế tiếp, thực chất đ y l t n hiệu điều khiển cho mạch LVDS đ ng t n hiệu v o c c đường cột tr n m n h nh.
- T n hiệu Hs: T n hiệu n y được so pha với xung H.Sync n n ch ng c tần số bằng xung H.Sync, t n hiệu Hs sẽ điều khiển cho mạch LVDS đ n điện p điều khiển xuống d ng kế tiếp hay điều khiển cho m n h nh qu t theo chiều dọc.
- T n hiệu Vs: t n hiệu n y c tần số bằng tần số xung V.Sync, t n hiệu
n y c chức năng điều khiển cho mạch LVDS qu t một m n h nh mới, tần số Vs sẽ x c lập số h nh ảnh được hiển thị trong mỗi gi y đồng hồ.
- T n hiệu D_En l t n hiệu cho ph p mạch LVDS hoạt động.