III. CPLD CỦA HÃNG XILINX:
7. LẬP TRÌNH CHO THIẾT BỊ – HAY NẠP CHƯƠNG TRÌNH CHO THIẾT BỊ
Sau khi kiểm tra mô phỏng chức năng và mô phỏng theo thời gian và thiết kế đã hoạt động đúng thì có thể tiến hành download. Chuỗi bit nhị phân được tạo ra tượng trưng cho thiết kế và được gởi đến thiết bị đích để tự động định cấu hình cho thiết bị. Sau khi thực hiện xong thì thiết kế có thể được kiểm tra bằng mạch điện thực tế. Hình 1-53 trình bày khái niệm cho quá trình download.
Hình 1-53. Download thiết kế vào thiết bị lập trình. VIII. CÂU HỎI ƠN TẬP VÀ BÀI TẬP
Câu 1-1. PAL tượng trưng cho cái gì ? Câu 1-2. GAL tượng trưng cho cái gì ?
Câu 1-3. Sự khác nhau giữa PAL và GAL là gì ?
Câu 1-4. Một macrocell cơ bản chứa các thành phần nào? Câu 1-5. CPLD là gì?
Câu 1-6. LAB tượng trưng cho cái gì ?
Câu 1-7. Mô tả LAB trong CPLD MAX 7000 ? Câu 1-8. Mục đích cửa bộ mở rộng chia sẽ là gì ? Câu 1-9. Mục đích cửa bộ mở rộng song song là gì ?
Câu 1-10. CPLD MAX II khác với MAX 7000 ở điểm nào ?
Câu 1-11. Sự khác nhau cơ bản của CPLD hãng Altera và hãng Xilinx là gì? Câu 1-12. Hãy mơ tả PLA ?
Câu 1-13. PLA khác với PAL là gì ? Câu 1-14. FB tượng trưng cho cái gì ?
Câu 1-15. FPGA khác với CPLD như thế nào ? Câu 1-16. CLB tượng trưng cho cái gì ?
Câu 1-17. Mơ tả LUT và cho biết chức năng của nó ?
Câu 1-18. Sự khác nhau giữa kết nối bên trong tồn cục và cục bộ trong FPGA là gì ? Câu 1-19. Lõi FPGA là gì ?
49
Câu 1-21. Đơn vị thiết kế logic cơ bản trong FPGA Stratix II là gì? Câu 1-22. Có bao nhiêu ALM trong LAB?
Câu 1-23. Cái gì tạo ra các hàm logic tổ hợp trong ALM?
Câu 1-24. Có bao nhiêu hàm SOP có thể được tạo ra từ một ALM ? Câu 1-25. Hãy cho biết tên của 2 loại chức năng tích hợp trong Stratix II ? Câu 1-26. CLB trong FPGA của Xilinx chứa cái gì ?
Câu 1-27. LC chứa cái gì ?
Câu 1-28. Hãy mơ tả slice trong FPGA của Xilinx ? Câu 1-29. Chuỗi nối tiếp SOP là gì ?
Câu 1-30. ASMBL tượng trưng cho cái gì ?
Câu 1-31. Hãy liệt kê các cơng đoạn của dịng thiết kế cho một thiết bị lập trình ? Câu 1-32. Hãy liệt kê các phần tử cơ bản để lập trình cho CPLD và FPGA? Câu 1-33. Hãy cho biết chức năng của bảng liệt kê cá lưới ?
Câu 1-34. Có bao nhiêu hàm SOP có thể được tạo ra từ một ALM ? Câu 1-35. Hãy cho biết tên của 2 loại chức năng tích hợp trong Stratix II ?