THIẾT KẾ, THỬ NGHIỆM VÀ KIỂM TRA
3.1.3. Một số hình ảnh về giản đồ thời gian của các tín hiệu cấu hình khi sử dụng ByteBlasterM
hình khi sử dụng ByteBlasterMV
Sử dụng máy Ocillosope số, 2 kênh màu TDS3032B của hãng Tektronix, tần số làm việc 300MHz để quan sát các tín hiệu cấu hình cho thiết bị FLEX 10K. Mỗi lần đo chỉ quan sát được tối đa dạng sóng của 2 tín hiệu. Sau đây là một số hình ảnh quan sát được.
Hình 3.8 Hình ảnh tín hiệu DCLK và DATA0
Hình 3.10 Hình ảnh của DATA0 và CONF_DONE 3.2. Xây dựng sơ đồ khối của module cấu hình và hiển thị
Các sản phẩm điện tử viễn thông hiện đại ngày nay cho thấy, xu hướng tích hợp cao, module hóa về cấu trúc, mềm dẻo hóa về ứng dụng đang là một hướng đi hiện đại, mang lại nhiều hiệu quả thiết thực. Mặt khác trong ứng dụng này cần tối thiểu nhất về cấu trúc, giao diện người dùng đơn giản. Đặc biệt để đáp ứng yêu cầu tích hợp trong một thiết bị vô tuyến cấu hình mềm, có khả năng giao tiếp dễ dàng với máy tính, giao tiếp với các module khác nhau trong một mạng thông tin, tạo thuận tiện khi thay đổi cấu hình cho thiết bị FPGA. Do đó các chức năng cần được tích hợp bởi một hàm lượng phần mềm tối đa nhất. Tôi đã đi đến lựa chọn linh kiện có mật độ tích hợp cao đảm bảo cấu hình phần cứng tối thiểu nhất nhưng vẫn đảm bảo các yêu cầu kỹ thuật đặt ra.
Cấu hình cho thiết bị FPGA bằng chế độ PS hoặc chế độ PPS là đơn giản và dễ dàng thực hiện được khi sử dụng một bộ vi xử lý. Do đó trong module cấu hình do tôi thiết kế, sử dụng một bộ vi xử lý thực hiện cấu hình cho thiết bị FPGA bằng chế độ PS hoặc bằng chế độ PPS.
Yêu cầu đặt ra đối với module cấu hình và hiển thị là dễ dàng giao tiếp với các thành phần khác của mạng thông tin để có thể tải những cấu hình mới lưu vào bộ nhớ trong của bộ vi xử lý hoặc bộ nhớ flash. Module này có thể giao tiếp với máy tính, giao tiếp với các vi điều khiển khác trong một chuỗi gồm nhiều IC và dễ dàng giao tiếp với người dùng qua các khối bàn phím và hiển thị.
Trên cơ sở đó, với những lý thuyết ở trên về sự phân tích các chế độ cấu hình cho thiết bị FPGA ở chương 2, kết hợp với dạng sóng chúng ta đo và quan sát được qua giao tiếp bằng cable ByteBlasterMV giữa trình dịch MAXPLUS II trên PC với bo mạch thử nghiệm FPGA, tôi đi đến xây dựng sơ đồ khối module cấu hình và hiển thị như trên hình 3.11.
Hình 3.11 Sơ đồ khối của module cấu hình và hiển thị
• Bộ nhớ Flash
Đây là loại bộ nhớ EEPROM có thể xoá được bằng điện, nhưng khi mất nguồn thì dữ liệu bên trong nó không bị mất. Trong sơ đồ khối này, tôi sử dụng bộ nhớ Flash để lưu trữ dữ liệu cấu hình cho thiết bị đích FPGA, tạo sự dễ dàng cho người dùng khi muốn thay đổi dữ liệu cấu hình, đảm bảo đáp ứng yêu cầu tính linh hoạt của thiết bị vô tuyến cấu hình mềm.
• Khối bàn phím
Khối bàn phím có nhiệm vụ tiếp nhận các thao tác của người sử dụng (lựa chọn chế độ cấu hình, lựa chọn dữ liệu cấu hình của thiết bị đích FPGA) và biến thành dạng dữ liệu số tương ứng đến hệ vi xử lý.
• Khối hiển thị
Có chức năng hiển thị các thao tác của người dùng và trạng thái hoạt động của module.
• Hệ vi xử lý
việc thiết lập các chân lựa chọn chế độ MSEL0 và MSEL1 của thiết bị FPGA mà hệ vi xử lý sẽ thực hiện tải dữ liệu cấu hình theo chế độ PS hay PPS. Mặt khác, thông qua giao tiếp RS-232 với máy tính hoặc qua giao tiếp I2C với một vi điều khiển khác nằm trong một mạng gồm chuỗi IC mắc nối tiếp, hệ vi xử lý trong module cấu hình và hiển thị, có thể nhận dữ liệu cấu hình mới và lưu vào bộ nhớ trong hoặc bộ nhớ flash. Hệ vi xử lý còn có giao tiếp với khối bàn phím và khối hiển thị, tiếp nhận dữ liệu được đưa đến từ khối bàn phím và dữ liệu trạng thái hoạt động của module, chuyển thành dữ liệu đưa đến khối hiển thị màn hình LCD.
Với sơ đồ khối này, module cấu hình và hiển thị sẽ đáp ứng tốt yêu cầu tái cấu hình dễ dàng cho thiết bị đích FPGA, có giao tiếp người dùng thuận tiện.