C S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 S13 S14 S15 ontrol bit
3.1.6Hệ vi xử lý, bàn phím và hiển thị
Hiện nay trên thị trờng có rất nhiều họ vi điều khiển nh 89C52, Atmega16, Atmega128, PIC,… trong đó họ vi điều khiển 89C51 đợc sử
dụng rộng rãi từ rất lâu, các họ vi điều khiển khác đều có những u điểm hơn 89C51 về tốc độ xử lý nhng giá thành lại đắt hơn. Do đó ta lựa chọn vi điều khiển là họ 89C51 vì giá thành thấp và sử dụng khá đơn giản, đáp ứng đợc các yêu cầu điều khiển khi thiết kế.
Onchip AT89C51. U 2 8 9 C 5 1 2 9 3 0 4 0 2 0 3 1 1 9 1 8 9 3 9 3 8 3 7 3 6 3 5 3 4 3 3 3 2 1 2 3 4 5 6 7 8 2 1 2 2 2 3 2 4 2 5 2 6 2 7 2 8 1 0 1 1 1 2 1 3 1 4 1 5 1 6 1 7 P S E NA L E V C C G N D E A X 1 X 2 R S T P 0 . 0 / A D 0 P 0 . 1 / A D 1 P 0 . 2 / A D 2 P 0 . 3 / A D 3 P 0 . 4 / A D 4 P 0 . 5 / A D 5 P 0 . 6 / A D 6 P 0 . 7 / A D 7 P 1 . 0 P 1 . 1 P 1 . 2 P 1 . 3 P 1 . 4 P 1 . 5 P 1 . 6 P 1 . 7 P 2 . 0 / A 8 P 2 . 1 / A 9 P 2 . 2 / A 1 0 P 2 . 3 / A 1 1 P 2 . 4 / A 1 2 P 2 . 5 / A 1 3 P 2 . 6 / A 1 4 P 2 . 7 / A 1 5 P 3 . 0 / R X D P 3 . 1 / T X D P 3 . 2 / I N T 0 P 3 . 3 / I N T 1 P 3 . 4 / T 0 P 3 . 5 / T 1 P 3 . 6 / W R P 3 . 7 / R D
Chức năng các chân tín hiệu nh sau: - RxD: Chân vào nhận tín hiệu nối tiếp. - TxD: Chân ra truyền tín hiệu nối tiếp. - INT0 : Ngắt ngoài có số hiệu 0. - INT1 : Ngắt ngoài có số hiệu 1.
- T0 : Chân vào 0 của bộ thời gian Timer 0. - T1 : Chân vào 1 của bộ thời gian Timer 1. - WR : Ghi dữ liệu vào bộ nhớ ngoài.
- RD : Đọc dữ liệu từ bộ nhớ ngoài.
- RST: Chân RESET, tích cực mức cao trong khoảng hai chu kỳ máy. - XTAL1: Chân vào mạch dao động.
- XTAL2: Chân ra từ mạch dao động.
- PSEN: Cho phép đọc bộ nhớ chơng trình ngoài (ROM ngoài).
Khi on-chip làm việc với bộ nhớ chơng trình ngoài,chân này phát ra tín hiệu kích hoạt ở mức thấp hai lần trong mỗi chu lỳ máy . Chân không có tác dụng khi on-chip làm việc với bộ nhớ chơng trình bên trong (EPROM).
byte thấp để truy xuất bộ nhớ ngoài, tín hiệu chốt kích hoạt ở mức cao, tần số xung chốt <ALE> bằng 1/6 fOSC. Đây còn là chân nhận xung vào để nạp chơng trình cho EPROM bên trong on-chip khi nó ở mức thấp.
- (EA): Chân cho phép lựa chọn làm việc với bộ nhớ chơng trình. KhiEA =1 cho phép vừa có thể làm việc với bộ nhớ chơng trình bên trong và bộ nhớ chơng trình bên ngoài, khi EA = 0 thì chỉ cho phép làm việc với bộ nhớ chơng trình bên ngoài. Khi chân này đợc cấp điện áp +12V thì on-chip sẽ đảm nhiệm chức năng nạp chơng trình cho EPROM trong nó.
- Vcc: Chân cấp dơng nguồn (+5 V). - Vss: Chân cấp âm nguồn (nối đất).
- P0.x: Các chân của cổng P0(P0.0 đến P0.7). - P1.x: Các chân của cổng P1(P1.0 đến P1.7). - P2.x: Các chân của cổng P2(P2.0 đến P2.7). - P3.x: Các chân của cổng P3(P3.0 đến P3.7).
Các chân của cổng P3 ngoài chức năng vào/ra dữ liệu còn có thể đảm nhiệm các chức năng điều khiển khác.
Để điều khiển toàn bộ hoạt động của khối tổ hợp tần số ta sử dụng hệ vi xử lý gồm 2 chip AT89C51. Sơ đồ nguyên lý cụ thể của 2 onchip đợc trình bày trong hình 3.12 và hình 3.13
tần số cho IC AD9852 đồng thời cũng phụ trách việc tạo ra tín hiệu để mở các bộ lọc dải tơng ứng với băng tần đã chọn. Sơ đồ nguyên lý cụ thể của onchip này đợc trình bày trong hình 3.12 sơ đồ nguyên lý của AD9852. Trong sơ đồ nguyên lý ở hình 3.12 Onchip AT89C51 sẽ nhận các tần số đợc đặt bởi ngời sử dụng từ hệ vi điều khiển quản lý bàn phím thông qua chuẩn truyền thông nối tiếp trên chân số 9 và chân số 10. Các dữ liệu về tần số sẽ đợc tính toán thành các từ mã điều khiển và nạp vào AD 9852 .
Onchip AT89C51 thứ hai sẽ đợc sử dụng để quản lý bàn phím nhập tần số của ngời sử dụng và hiển thị tần số công tác, ngoài ra Onchíp này còn có chức năng đặt hệ số chia cho IC chia lập trình LMX1501A. Sơ đồ nguyên lý của onchip này đợc trình bày trong hình 3.13. Bàn phím sử dụng là phím bấm chập nhả đợc thiết kế gồm 4 phím chức năng (2 phím điều khiển tăng và giảm tần số, 1 phím lựa chọn đơn vị tần số đợc điều chỉnh, 1 phím enter để kết thúc quá trình điều chỉnh tần số), 4 phím đợc nối vào 4 bít đầu của cổng P1, khi một phím đợc nhấn thì bít tơng ứng với phím đó sẽ thay đổi trạng thái. Khối hiển thị sử dụng màn hình LCD có khả năng hiển thị hai hàng, mỗi hàng 16 ký tự. Để điều khiển LCD ta sử dụng giao tiếp dữ liệu 8 bít, khi đó 8 bít của cổng P0 đợc nối với 8 bít dữ liệu của LCD (chân số 7 đến chân 14 của LCD), 3 bít của cổng P2 (là P2.7; P2.6; P2.5) đợc sử dụng để tạo tín hiệu điều khiển quá trình nạp dữ liệu hiển thị cho LCD (chân số 4,5,6), 3 bít còn lại của cổng P2 (là P2.1; P2.2; P2.3) dùng để điều khiển quá trình nạp hệ số chia cho IC LMX1501A đợc nối với chân 9, 10, 11 của LMX1501A