Mục tiêu:
- Hiểu được cách thức xây dựng các phần tử logic: sơ đồ mạch khí nén, phương trình logic và bảng trạng thái.
- Lắp ráp và vận hành được các phần tử logic.
4.1. Phần tử NOT
Có hai phương pháp thiết kế phần tử NOT:
- Phần tử NOT là một van đảo chiều 2/2 có vị trí "không", tại vị trí "không" cổng tín hiệu ra A (L) nối nguồn P. Khi chưa có tín hiệu vào a=0, cửa A nối với cửa P. Khi có tín hiệu vào (áp suất) a=L, van đảo chiều đổi vị trí, cửa A=0 (bị chặn).
- Phần tử NOT là một van đảo chiều 3/2 có vị trí "không", tại vị trí "không" cổng tín hiệu ra A (L) nối nguồn P. Khi chưa có tín hiệu vào a=0, cửa A nối với cửa P. Khi có tín hiệu vào (áp suất) a=L, van đảo chiều đổi vị trí, cửa A=0 (bị chặn).
Hình MĐ17-05-15 - Phần tử NOT.
Bài tập thực hành:
Em hãy lắp ráp và vận hành phần tử logic NOT.
4.2. Phần tử OR và NOR
Có hai phương pháp thiết kế phần tử OR:
- Phần tử OR là một tổ hợp gồm một van OR và một van đảo chiều 3/2 có vị trí "không", tại vị trí "không" cổng tín hiệu ra A bị chặn. Khi chưa có tín hiệu vào a1=0, a2=0, cửa A bị chặn (A=0). Khi có tín hiệu vào (áp suất) a1=L hoặc a2=L, van đảo chiều đổi vị trí, cửa A=L (nối với nguồn P).
- Phần tử OR là một tổ hợp gồm hai van 2/2 có vị trí "không"được nối song song với nhau", tại vị trí "không" cổng tín hiệu ra A bị chặn. Khi chưa có tín hiệu vào a1=0, a2=0, cửa A bị chặn(A=0). Khi có tín hiệu vào (áp suất) a1=L hoặc a2=L, cửa A=L (nối với nguồn P).
- Hàm logic của phần tử OR: A = a1 + a2.
Hình MĐ17-05-16 - Phần tử OR. Có hai phương pháp thiết kế phần tử NOR:
- Phần tử NOR là một tổ hợp gồm một van OR và một van đảo chiều 3/2 có vị trí "không", tại vị trí "không" cổng tín hiệu ra A nối với nguồn P. Khi chưa có tín hiệu vào a1=0, a2=0, cửa A nối với nguồn P. Khi có tín hiệu vào (áp suất) a1=L hoặc a2=L, van đảo chiều đổi vị trí, cửa A bị chặn A=0.
- Phần tử NOR là một tổ hợp gồm hai van 2/2 có vị trí "không" được nối nối tiếp với nhau. Tại vị trí "không" cổng tín hiệu ra A nối với nguồn P. Khi chưa có tín hiệu
vào a1=0, a2=0, cửa A nối với nguồn P. Khi có tín hiệu vào (áp suất) a1=L hoặc a2=L, cửa A bị chặn, A =0.
- Hàm logic của phần tử NOR:
Hình MĐ17-05-17 - Phần tử NOR.
Bài tập thực hành:
Em hãy lắp ráp và vận hành phần tử logic OR và phần tử NOR.
4.3. Phần tử AND và NAND
Có một số phương pháp thiết kế phần tử AND như sau:
- Phần tử AND đơn giản là một van logic AND. Khi chưa có tín hiệu vào a1=0, a2=0, cửa A bị chặn (A=0). Khi có hai tín hiệu (áp suất) vào đồng thời a1=L, a2=L, cửa A=L (nối với nguồn P).
- Phần tử AND là một tổ hợp gồm hai van đảo chiều 3/2 có vị trí "không" đấu nối tiếp với nhau, tại vị trí "không" cổng tín hiệu ra A bị chặn. Khi chưa có tín hiệu vào a1=0, a2=0, cửa A bị chặn (A=0). Khi có hai tín hiệu (áp suất) vào đồng thời a1=L, a2=L, cửa A=L (nối với nguồn P).
- Phần tử AND là một tổ hợp gồm hai van 2/2 có vị trí "không"được nối nối tiếp với nhau, tại vị trí "không" cổng tín hiệu ra A bị chặn. Khi chưa có tín hiệu vào a1=0, a2=0, cửa A bị chặn (A=0). Khi có hai tín hiệu (áp suất) vào đồng thời a1=L, a2=L, cửa A=L (nối với nguồn P).
- Hàm logic của phần tử AND: A = a1.a2.
Hình MĐ17-05-18 Phần tử AND. Có hai phương pháp thiết kế phần tử NAND:
- Phần tử NAND là một tổ hợp gồm một van AND và một van đảo chiều 3/2 có vị trí "không", tại vị trí "không" cổng tín hiệu ra A nối với nguồn P. Khi chưa có tín hiệu vào a1=0, a2=0, cửa A nối với nguồn P. Khi có một trong hai tín hiệu vào (áp suất) a1=L, a2=L, van đảo chiều vẫn ở vị trí cũ, cửa A nối với nguồn P. Khi có hai tín hiệu (áp suất) vào đồng thời a1=L, a2=L, cửa A bị chặn A=0.
- Phần tử NAND là một tổ hợp gồm hai van 3/2 có vị trí "không" được nối với nhau như hình vẽ. Tại vị trí "không" cổng tín hiệu ra A nối với nguồn P. Khi có một trong hai tín hiệu vào (áp suất) a1=L, a2=L, van đảo chiều đổi vị trí, cửa A nối với nguồn P. Khi có hai tín hiệu (áp suất) vào đồng thời a1=L, a2=L, cửa A bị chặn A=0. Hàm logic của phần tử NAND:
Hình MĐ17-05-19 - Phần tử NAND.
Bài tập thực hành:
Em hãy lắp ráp và vận hành phần tử logic AND và phần logic NAND.
4.4. Phần tử EXC-OR
Có hai phương pháp xây dựng phần tử EXC-OR
- Phần tử EXC-OR là sự kết hợp của 1 van logic OR, 1 van logic AND, van đảo chiều 3/2 có vị trí không: cửa P nối với cửa A.
- Phần tử EXC-OR là sự kết hợp của 1 van logic OR và 2 van đảo chiều 3/2 có vị trí “không”, ở vị trí “không” cửa P nối với cửa A.
- Hàm logic của phần tử EXC-OR: .
Hình MĐ17-05-20 - Phần tử logic EXC-OR.
Bài tập thực hành:
Em hãy lắp ráp và vận hành phần tử logic EXC-OR.
1a a A 2 a 1 a 2 a A
4.5. RS- Flipflop
- Van đảo chiều 3/2 được sử dụng như phần tử RS-Flipflop 2 cổng vào 1 cổng ra, sơ đồ mạch logic, kí hiệu và bảng trạng thái trình bày trên hình MĐ17-05-21:
Hình MĐ17-05-21 - Van xung đảo chiều 3/2.
- Van xung đảo chiều 4/2 được sử dụng như phần tử RS-Flipflop có 2 cổng vào và 2 cổng ra, sơ đồ mạch logic, kí hiệu và bảng trạng thái trình bày trên hình MĐ17- 05-22:
Hình MĐ17-05-22 - Van xung đảo chiều 4/2.
Bài tập thực hành: Em hãy vận hành phần tử RS-Flipflop. --- 2 1 3 14 12
BÀI 6
THIẾT KẾ MẠCH ĐIỀU KHIỂN ĐIỆN KHÍ NÉNMã bài: MĐ17-06 Mã bài: MĐ17-06