5. Phân tích mach điện của IF-Modulator
5.2. Mạch DPS LO and 11.5 MHz LO
DDS LO là một mạch dao động tổng hợp số trực tiếp. Tần số 22.272 MHz đợc đa tới chân "Clock" của bộ DDS U12. DDS - IC đợc sử dụng đó là SEL - 1179 cùng với sự hỗ trợ của bộ biến đổi D/A (U13) loại CXD 23060 tạo ra dạng sóng hình SIN mà tín hiệu xuất phát điểm là từ tần số dao động của bộ dao động chủ. Bộ DDS có 1 thanh ghi 24 bit có tần số cố định ngang bằng với tần số dao động chuẩn chia cho 224.
10 bít đầu ra bộ DDS đa tới bộ DAC (U13). U13 sẽ biến đổi tín hiệu 10 bít này thành một tín hiệu tơng tự có dải tần (3,528 ữ 3,749 Mhz). Tín hiệu này đợc đa tới bộ lọc Thông thấp gồm C59, L7, C58 để suy giảm thành phần ký sinh và các nhiễu đợc sinh ra trên tần số cơ bản. Tiếp đó tín hiệu đợc đa tới mạch khuyếch đại Q4.
Sau khi đợc khuyếch đại lên tín hiệu đợc chia ra ở bộ chia (U11A) cho ra dải tần 352.8 ữ374.9 Khz và làm giảm dải động của nhiễu ký sinh và nhiễu pha đi 20 log 10.
Sau khi qua U11A tín hiệu đợc lọc bằng bộ lọc thông dải. Bộ lọc thông dải gồm phần lọc thông thấp (C46, C47, C48, L5, L6) phần thông cao gồm (C334, L62).
Sau khi qua các bộ lọc tín hiệu đợc đa tới các diode trộn CR 2A, R2B, BAS2P. Trong mạch trộn diode có 2 diode trộn, một để dùng với chu kỳ dơng, một dùng với chu kỳ âm.
Tín hiệu LO đợc trộn cùng với hai tín hiệu 11.136 MHz (khác nhau về pha) kết quả cho ta 2 tần số 11,5 MHz và 10,772 MHz ở đầu ra. Vì có sự khác nhau về pha giữa 2 tín hiệu trong bộ trộn cân bằng đơn biên nên tín hiệu này sẽ đợc hủy bỏ ở đầu ra.
C41, C42, L3, C332, có tác dụng chuyển đổi trở kháng của tín hiệu ra.
Y1, Y2,là 2 bộ lọc tinh thể có tác dụng lọc và tín hiệu 11,5 MHz và việc chuyển đổi lại trở kháng đợc thực hiện bằng C33, C42, L2, C331. Cuối cùng tín hiệu đợc khuyếch đại ở Q3.
5.3. Mạch PLL.
Các chức năng của PLL là một bộ nhân tần kết hợp với mạch DDS LO làm việc nh một sự biến thiên tín hiệu "Clock" chuẩn.
Mạch PLL sẽ có tác dụng điều khiển trực tiếp một mạch VCO (U16) trong dải tần 51,25 ữ 90.000
- Hoạt động của PLL
PLL (U15, PMB 2306Q) nhận tín hiệu11,5 MHz từ đầu ra của DDSLO.
Tại đây nó đợc chia 115 bằng bộ chia R cho ra tần số 100 KHz. Dải tần số đầu vào của PLL là 51.25 ữ 90.00 Mhz cũng đợc chia trong bộ chia N và đợc điều chỉnh trong dải 513 ữ 900 MHz. Việc điều chỉnh này đợc CPU thực hiện.
Trong PLL (U15) những dòng điện có ích đợc sử dụng với giá trị max. Dòng điện trong chế độ hiện hành đợc cho là 4/-4mA.
Tín hiệu đầu vào U14Bđợc lấy từ đầu ra bộ tách sóng pha. U14B là bộ khuyếch đại tạp âm thấp (OP 284), một bộ phận nữa phải kể đến trong mạch lọc tích cực là mạch tích phân.
Bộ lọc trong vòng PLL gồm có R76, C68, C60, C77 đợc đa vào với mục đích suy giảm hơn nữa các loại nhiễu giả tạp âm.
Độ rộng băng tần trong vòng PLL là 2KHz và lề f0 xấp xỉ 650.
Điện áp ra U14 B đa tới bộ đệm U14A và đợc chia bởi R69/R72 sau đó đa tới bộ A/D/D/A U34.
Từ đầu ra của VCO (U16) tín hiệu đợc đa tới một bộ chia gồm (R85, R89, R91, -6dB) tiếp tục tín hiệu đợc đa tới 2 bộ khuyếch đại cách ly nhau đó là Q6 và Q5). Dòng một chiều trong mỗi bộ khuyếch đại xấp xỉ là 15mA.
(PLL Level detection) mạch tách mức trong PLL.
Công suất tín hiệu ra Q5 đợc giám sát bằng mạch tách sóng gồm hai bộ khuyếch đại thuật toán U31A,U32B Cặp diode tách sóng (CR3, CR4). Mạch tách sóng sử dụng cả 2 chu kỳ âm và dơng của tín hiệu hình sin cho việc tách sóng.
Hai cặp diode CR3, CR4 đợc mắc cùng nhau ở hai vị trí trong mạch. Hai diode từ mỗi loại diode trên đợc kết nối cùng với nhau để hạn chế sự biến thiên của nhiệt độ.
Tín hiệu đầu ra U31A đợc đa tới đầu vào đảo của bộ khuyếch đại U31B từ đây tín hiệu DC đợc chuyển tới mạch A/D/D/A (U34).
Mạch tách chốt (Lock detection Circuit).
Khi PLL có tải thì đèn LED-DS5 sẽ tắt. Nguyên lý tách chốt cơ bản dựa trên sự tách xung khi PLL không ở trạng thái chốt thì dầu ra của nó sẽ xuất hiện tín hiệu ở dạng xung, độ dài xung ngang bằng với sự khác pha của tín hiệu chuẩn với tín hiệu vào.
Các thanh ghi trong U1B cho ta một nguyên tắc tách xung và tính toán thời gian thích hợp cho việc tách xung trên cơ sở lựa chọn giá trị R67 và C61 đầu ra của U2D (1PLL - Lock) là một trong số các tín hiệu điều khiển chốt và khi phát sóng thì mạch chốt sẽ chốt chặt.