B nh th ng đ c t ch c t nhi u vi m ch nh ghép l i để có đ r ng bus đ a ch và d li u cần thi t. Các chip nh có đầy đ ch c năng c a m t b nh bao g m:
-Ma trận nh : g m các ô nh , m i ô nh t ng ng v i m t bit nh . -M ch giải mã đ a ch cho b nh .
-M ch logic cho phép đọc. -M ch logic cho phép ghi. -Các m ch đ m vào, ra.
Cách t ch c đ n giản nhất là t ch c theo word. M t ma trận nh có đ dài c a c t bằng s l ng word W và đ dài hàng bằng s l ng bit B c a m t word. Ph ng pháp này có th i gian truy xuất ngắn nh ng đòi h i b giải mã l n khi t ng s word l n.
Ph ng pháp giải mã hai b c cho phép giảm kích th c c a phần giải mã đ a ch bắng cách s dụng khái ni m word logic và word vật lý. Word vật lý bao g m tất cả các bit trong m t hàng c a ma trận và word logic là s bit t ng ng đ c g i ra đ ng th i. Lúc này, b nh cần hai m ch giải mã: giải mã hàng để chọn word vật lý và m ch giải mã c t có các m ch d n kênh (multiplexer) chọn m t word logic t m t word vật lý. Ví dụ nh : 1 RAM dung l ng 2048 x 8 đ c t ch c giải mã 2 b c nh hình 4.8:
Hình 4.8: Giải mã hai bước cho bộ nhớ
Ma trận nh là 128 x 128 bit, có 128 = 27
word vật lý. M t word vật lý đ c chọn b i 7 đ ng đ a ch t A0 ÷A6. B giải mã hàng chọn 1 hàng t 128 hàng.
M t word vật lý đ c chia làm 16 nhóm 8 bit. Nhóm th nhất ch a bit cao nhất c a 16 word logic. Nhóm th 2 ch a các bit ti p theo và nhóm cu i cùng ch a các bit thấp nhất. Nh vậy m ch giải mã c t g m 8 b d n kênh: 1 → 16 để cung cấp 1 word logic 8 bit. Các bit đ a ch t A7÷A10 đ u khiển m ch giải mã c t. Trong tr ng h p đặc bi t khi s phần t trong 1 word vật lý bằng s bit trong 1word vật lý thì đó là b nh t ch c theo bit nghĩa là m i word logic có đ dài 1 bit.
Các m ch đ ên ngõ ra đảm bảo không nh ng m c logic mong mu n và cung cấp đ dòng mà còn có ngõ ra cực thu h hay ba tr ng thái cho phép k t n i chúng v i môt vài b nh khác. M ch đ m ngõ ra đ c đi u khiển bằng các tín hi u chọn m ch CS, cho phép b nh CE, cho phép ngõ ra OE.
Ch ng 5. QUÁ TRÌNH VÀO RA VÀ THI T B NGO I VI