- Khối tạo điện ỏp tham chiếu chớnh xỏc
4. Microcontroller power consumption
PSoC thực hiện lệnh với tốc độ xấp xỉ gấp hai lần tần số được cung cấp trực tiếp bởi CPUCLK.Mặc dự vậy việc cung cấp tần số hoạt động cao hơn khụng phải là luụn luụn cần thiết và cú ý nghĩa sẽ đạt hiệu suất tổng thể tốt hơn.
Nhược điểm chớnh của việc tăng tần số hoạt động chớnh là hiện tượng tăng cụng suất tiờu thụ, đõy là vấn đề chớnh ảnh hưởng tới việc cung cấp nguồn hoạt động. Một nhược điểm khỏc của việc tăng tần số hoạt động chớnh là sự gia tăng của nhiễu điện từ, gõy ảnh hưởng tới cỏc thiết bị xung quanh. Do vậy chỳng ta cần sử dụng 1 tần số thấp nhất nhưng vẫn đỏp ứng đủ yờu cầu về tốc độ cho ứng dụng của chỳng ta.
Tần số mặc định cho VDK của PSoC là 3MHz đõy là một giỏ trị thớch hợp đối với yờu cầu tốc độ cũng như cụng suất tiờu thụ. Để duy trỡ lõu nhất thời gian hoạt động nhằm tiết kiệm cụng suất tiờu thụ do phần lớn cỏc VDK chỉ hoạt động theo chu kỡ, việc tiết kiệm cụng suất tiờu thụ là cần thiết và cú thể đạt được nhờ việc bắt "VDK" rơi vào chế độ "ngủ đụng" (Sleep mode) mỗi khi VDK khụng giữ vai trũ quan trọng (vớ dụ : khi VDK khụng xử lý dữ liệu, trao đổi với bộ nhớ dựng
DMA ...)
Việc tiết kiệm cụng suất tiờu thụ cú thể được ỏp dụng cho mọi tần số khi CPU ngừng thực hiện lệnh, đồng thời CPU32 và SLEEP là khụng tớch cực. Vi điều khiển được "đỏnh thức" (wake-up) khỏi chế Sleep bằng cỏch Resset hoặc bằng 1 ngắt được tạo ra bởi bộ định thời Sleep hoặc 1 khối số cú sử dụng tần số CPU32K. Cỏc chõn GPIO (General Purpose In/Out) cũng cú thể được sử dụng để đỏnh thức CPU. Bộ định thời Sleep biểu hiện 1 bộ nhớ đặc biệt cú vai trũ chủ đạo trong việc tạo ra một ngắt cú chu kỡ cú khả năng "đỏnh thức" CPU ra khỏi chế độ tiết kiệm cụng suất. Tần số của ngắt tạo bởi bộ định thời Sleep nằm trong khoảng từ 1 tới 512 KHz.
Sau khi "đỏnh thức" VDK cú thể thực hiện cỏc lệnh bỡnh thường cho tới khi chu kỡ "ngủ đụng" tiếp theo và chờ một ngắt "đỏnh thức" khỏc. Chỉ cú 1 kiểu ngắt phự hợp cho việc đỏnh thức VDK khỏi chế độ "ngủ đụng" Sleep
5. Reset
POR
Trong quỏ trỡnh VDK hoạt động, sự thay đổi điện ỏp cung cấp luụn diễn ra. Điều này rất nguy hiểm nếu như điện ỏp cung cấp thấp hơn 1 giới hạn xỏc định, lỳc này VDK cú những hoạt động khụng thể dự đoỏn được. Trong những trường hợp phỏt hiện điến ỏp cung cấp nhỏ hơn giới hạn cho phộp, VDK được chuyển tới Power trong chế độ Reset và giữ nguyờn ở chế độ này cho tới khi điển ỏp ổn định nằm trờn mức giới hạn, mức giới hạn này cú thể được định nghĩa nhờ tham số Trip Voltage
XRES
Tớn hiệu reset ngoài cho phộp người sử dụng thiết lập cho VDK vào trạng thỏi khởi động thụng qua một phớm nhấn. Hoạt động Reset đạt được khi tớn hiệu XRES
mang giỏ trị "1". Mạch reset đơn giản cú thể được thiết kế bằng cỏc điện trở pull-
down và 1 chuyển mạch.
WDR
Tớn hiệu khởi tạo lại Watch dog reset (WDR) được dựng để trỏnh cỏc vũng lặp vụ hạn trong phần mềm hoặc cỏc chương trỡnh sai sút nghiờm trọng, giỳp cho hệ thống quay trở lại từ chế độ bắt đầu (start state).
Tớn hiệu WDR được tạo ra từ bộ định thời Watch dog timer (WDT) được khởi động lại theo chu kỡ bờn trong một chương trỡnh chớnh, sau đú cỏc chương trỡnh con tương ứng được thực hiện.
Trong chế độ bỡnh thường (normal mode) sau một thời gian nhất định, WDT được khởi động lại một lần và chương trỡnh con vẫn tiếp tục thực hiện, nhưng nếu một khối lệnh trong 1 chương trỡnh con cú sai sút WDT khụng thể reset, và WDR xảy ra.