1.2. FPGA
1.2.3.1.Công nghệ lập trình dựa trên SRAM
Các t bào b nh ế ộ ớ tĩnh (SRAM cells) là cơ sở cho công ngh l p trình SRAM, chúng ệ ậ được s d ng r ng rãi trong các thi t b c a Xilinx, Lattice, và Altera. Trong các thi t b ử ụ ộ ế ị ủ ế ị
này, các t bào SRAMế , như thể ệ hi n trong Hình 1.10, được phân phối trên toàn FPGA để
cung cấp tính năng có thể ấu hình đượ c c. Có hai c p s d ng cho các t bào SRAM. ấ ử ụ ế Thứ
nh t, h u hấ ầ ết đượ ử ụng đểc s d thi t lế ập các đường dẫn đến các b ghép kênh. ộ Thứ hai, phần t bào SRAM còn lế ại được s dử ụng để lưu trữ ữ d u trong các b ng tra c u (LUTs), liệ ả ứ thường đượ ử ục s d ng trong SRAM-based FPGA, th c hi n các chđể ự ệ ức năng logic.
M t SRAM-ộ based FPGA đượ ậc l p trình b ng cách n p các t bào b nh c u hình ằ ạ ế ộ ớ ấ
(configuration memory cells) t m t nguừ ộ ồn lưu trữ bên ngoài. Các t bào b nh c u hình ế ộ ớ ấ điều khi n các logic và liên kể ết để ự th c hi n các chệ ức năng ứng d ng c a FPGA. Không có ụ ủ
vùng RAM riêng bi t trên chip, các t bào b nh ệ ế ộ ớ được phân b trong các logic mà chúng ố
ki m soát. ể
B nh cộ ớ ấu hình được ghi m t l n duy nh t cho mộ ầ ấ ỗi ứng dụng. Như vậy, không gi ng ố như các chip bộ nh ớ thương mạ ốc độ đọc/ghi cao đố ớ ội, t i v i b nh c u hình là không quan ớ ấ
trọng l m. Tính ắ ổn định và mật độ ủ c a nó m i chính là mớ ối quan tâm hàng đầu. Hình 1.10(a) cho th y t bào b nh ấ ế ộ ớ năm transistor CMOS được s d ng trong các FPGA cử ụ ủa
Xilinx. Các pass transistor đọc/ghi được s dử ụng để ạ n p các t bào b nh cế ộ ớ ấu hình và đọc l i l p trình. Trong hoạ ậ ạt động bình thường nó t t, và các t bào gi nguyên l p trình c a nó. ắ ế ữ ậ ủ
26 Các t bào b nh sáu transistor ế ộ ớ được s d ng trong các b nh CMOS s d ng các bit d ử ụ ộ ớ ử ụ ữ
liệu trong c hai d ng s ả ạ ựthật và b sung (Hình 1.10(b)), h ổ ỗ trợ ốc độ đọ t c/ghi nhanh với
chi phí thêm vào ch là m t transistor. Các t bào b nh b n transistor (Hình 1.10(c)) ỉ ộ ế ộ ớ ố thường được s d ng trong SRAM-based FPGA mử ụ ật độ cao có điện tr polysilicon thay vì ở các transistor đẩy kéo kênh P.
Hình 1.10 Các dạng tế bào bộ nhớ SRAM [ ].67
Công ngh l p trình SRAM-based ệ ậ đã trở thành phương pháp tiếp c n ch o cho ậ ủ đạ
FPGA thương mại hi n nay vì hai l i th chính c a nó: ệ ợ ế ủ
- Khả năng tái lập trình và s d ng các công ngh x lý CMOS tiêu chu nử ụ ệ ử ẩ : Thự ếc t , m t t bào SRAM có th ộ ế ể đượ ậc l p trình v i s l n không ớ ố ầ giớ ại h n. M ch chuyên d ng ạ ụ
trên FPGA kh i t o t t c các bit SRAM khi m ngu n và c u hình các bit v i c u ở ạ ấ ả ở ồ ấ ớ ấ hình người dùng cung c p. Không giấ ống như các công nghệ ậ l p trình khác, vi c s ệ ử
d ng các t bào SRAM không yêu cụ ế ầu các bước x lý m ch tích hử ạ ợp đặc biệt vượt qua CMOS tiêu chu n. K t qu là, SRAM-based FPGA có th s d ng công ngh CMOS ẩ ế ả ể ử ụ ệ
m i nh t có sớ ấ ẵn và do đó, lợi ích tích hlà ợp tăng lên, tốc độ cao hơn và tiêu thụ điện
năng thấp hơn.
- Chất lượng: M t cách gián ti p, kh ộ ế ả năng tái lập trình được dẫn đến các thành ph n có ầ
chất lượng r t cao vì m i ph n có th ấ ỗ ầ ể được kiểm tra đầy đủ mà không ph i phá h y nó. ả ủ
T t c ấ ả các điểm lập trình và đường dẫn đều được ki m tra. Vi c ki m tra SRAM-based ể ệ ể
FPGA bao g m t t c ồ ấ ả những lỗi điển hình cũng như nhiều mẫu l i khác mà các b ỗ ộ
27
là 100%. Không có bướ ậc l p trình riêng bi t, và không có vi c tháo b ho c chèn l i ệ ệ ỏ ặ ạ đố ớ ậi v i l p trình.
Tuy nhiên i v i công ngh l p trình SRAM-based, FPGA có m t s đố ớ ệ ậ ộ ố nhược điểm sau: - Kích thướ ớc l n: Các t bào SRAM c n ph i có 5 ho c 6 transistor và các ph n t có ế ầ ả ặ ầ ử
thể ập trình đượ ử ụng để ế ố l c s d k t n i tín hiệu đòi hỏi ít nh t m pass transistor. ấ ột
- S ự bay hơi: S ự bay hơi của các t bào SRAM m i khi t t ngu n c a thi t b nên ế ỗ ắ ồ ủ ế ị đòi
h i phỏ ải có các thi t b ế ị bên ngoài để lưu trữ ữ d u c u hình. liệ ấ Việc s d ng Flash hoử ụ ặc EEPROM bên ngoài s làm ẽ tăng thêm chi phí của m t SRAM-based FPGA. ộ
- Vấn đề ảo mậ b t: Thông tin c u hình phấ ải được n p vào thi t b m i khi b t ngu n, dạ ế ị ỗ ậ ồ ẫn
đến có kh ả năng rằng các thông tin c u hình này có th b ch n và b ấ ể ị ặ ị đánh cắp. M t s ộ ố
h FPGA hiọ ện đại cung c p các k thu t mã hóa thông tin c u hình có hi u qu ấ ỹ ậ ấ ệ ả đểloại b ỏ nguy cơ này [ ], [ ]. 69 70