I.1. Thực hiện đọc ghi dữ liệu bằng trình điều khiển ghi
TiO2 chia thành hai lớp: lớp pha tạp (chứa nhiều chỗ trống oxy) và lớp không pha tạp (điện trở suất cao). Khi đặt điện áp ngoài, các chỗ trống oxy sẽ đẩy ra xa làm thay đổi tỉ số D/W (D: chiều dài lớp TiO2 tạp chất; W: chiều dài lớp TiO2). RON là đại lượng mô tả trạng thái điện trở thấp khi tỉ số D/W tiến tới 1 và ROFF là đại lượng mô tả trạng thái điện trở cao khi tỉ số D/W tiến về 0.
Các bóng bán dẫn MP7, MN7, MP8, MN8 có kích thước (W, L) = (32, 32) nm. Còn đối với các bóng bán dẫn còn lại sẽ yêu cầu kích thước lớn hơn để đáp ứng dòng điện chạy qua. Lượng dòng điện cao hơn sẽ làm tăng/ giảm độ rộng của vùng pha tạp để đưa vùng nhớ về trạng thái RON/ ROFF. Còn đầu ra cổng NOT tạo bởi các bóng bán dẫn MP7, MN7 và MP8, MN8 đóng vai trò điều khiển.
Giả sử để ghi giá trị 1 vào ô RRAM cần đưa dây write enable (WEN) và DX lên trạng thái tích cực. Lúc này, BL = 0, BLB = 1, Vout = 1. Điện trở memristor thay đổi thành ROFF. Nếu muốn ghi giá trị 0, tương tự ta cũng được kết quả như hình vẽ trên.
Để đọc giá trị ghi, đưa WEN = 0, bóng bán dẫn MP2, MN2 cho phép dẫn. Điều này có nghĩa dòng điện từ VDD qua MP2 qua memristor qua TG (MN1 song song MP1) qua MN2 qua R1 về GND. Ta có: VBL = Imemristor x (RMN2 + R1) Imemristor = VDD Rt trong đó: Rt = RMP2 + Rmemristor + (RMP1 // RMN1) + RMN2 + R1 VBL >= Vtn , nếu dữ liệu là 0 Vtp <= VBL <= Vtn , nếu dữ liệu là 1
trong đó, Vtp , Vtn là ngưỡng điện áp của PMOS, NMOS
Do điện trở memristor ảnh hưởng đến dòng điện nen VBL cũng bị ảnh hưởng. VBL
không thể đọc đúng giá trị 0 hay 1 mà sẽ có sai lệch.
Trong quá trình đọc sẽ có hiện tượng sụt áp do dòng điện đi qua MP2 và memristor. Để tránh điện áp BL bị sai, gắn thêm PMOS và NMOS song song với nhau như MN1 với MP1.
I.2. Kiến trúc mảng RRAM 8x8
Hình 7 cho thấy kiến trúc của các ô RRAM 8 × 8 trong đó mỗi ô RRAM có thể được truy cập thông qua các WL và các BL. MN3, MN4, MN5, MN6, MN8, MP3, MP4, MP5, MP6 và MP8 được mô hình hóa trong khối trình điều khiển ghi (WRITE DRIVER), mỗi một trong số đó có các đầu vào là DX, WEN và CLK và các dòng đầu ra BL và BLB. Bóng bán dẫn MP7 và MN7 không được mô hình hóa trong khối WRITE DRIVER vì dùng để bật và tắt bóng bán dẫn MN2. Tại một thời điểm, chỉ có một hàng được chọn bởi WL, kích hoạt một ô trong một cột, cho nên không cần phải có các BL riêng biệt cho các ô RRAM của cùng một cột.
Vì memristor mắc nối tiếp bóng bán dẫn, ta có:
Nếu tỉ số W/L càng lớn thì dòng điện đi qua càng lớn. Do đó thời gian đọc tín hiệu sẽ nhanh hơn. Kích thước (W/L) tỉ lệ nghịch với thời gian đọc tín hiệu. Do đó với kiến trúc mảng, để giảm thời gian truy xuất dữ liệu thì tăng kích thước (W/L) là một giải pháp.