Trong nhi u ng d ng, yêu c u chuy n đ i các tín hi u gi a các m c logic khác nhau nh t TTL sang CMOS ho c ng c l ị Các c ng logic collector h ho c các m ch khu ch đ i transistor đ n gi n th ng đ c s d ng trong các m ch chuy n đ i nàỵ
2.2.1. Giao ti p gi a TTL và CMOS.
t o đ c giao ti p gi a TTL và CMOS thì ta ph i đ ý đ n ngu n cung c p c a 2 h . H TTL c n đi n áp cung c p là + 5V, h CMOS có th dùng đi n áp cung c p t +3V đ n +15V.
ạ Cùng đi n áp cung c p +5V.
Trong tr ng h p này đi n áp ra c a TTL nh h n so v i đi n áp vào c a CMOS. Do v y ta ph i dùng m ch b sung đ t ng h p hai lo i IC khác nhaụ
Gi i pháp tiêu chu n là dùng đi n tr kéo lên gi a đi u khi n TTL và t i CMOS nh hình 2-17.
Hình 2-17. i u khi n TTL và t i CMOS
b. Khác đi n áp cung c p.
i n áp cung c p dùng cho IC CMOS thích h p nh t là t +9V đ n +12V. M t cách dùng đ đi n áp cung c p l n là s d ng IC TTL h m ch Collector nh hình 2-18, vì t ng ra c a TTL h c c C ch g m transistor nh n dòng v i c c C th n ị hình này c c C đ h đ c n i v i ngu n cung c p +12V qua đi n tr kéo lên 6,8kΩ. Khi l i ra c a h TTL m c L thì dòng c a nó là:
Inh n dòng = 12V 1, 76mA 6,8k =
Ω
Khi l i ra c a TTL m c H thì l i ra c a c c C đ h t ng lên m t cách th đ ng đ n +12V. Trong tr ng nào thì các l i ra c a TTL c ng đ u t ng h p v i các tr ng thái l i vào c a CMOS. + 5V T i CMOS i u khi n TTL Rp
Ch ng 2: C ng logic TTL và CMOS
Hình 2-18. i u khi n TTL h m ch Collector và t i CMOS
c. B chuy n m c ngu n dùng CMOS.
Hình 2-19 là b chuy n m c CMOS 40109. T ng l i vào c a IC dùng đi n áp cung c p +5V trong khi t ng l i ra dùng +12V.
Trong hình 2-19, IC TTL tiêu chu n đi u khi n b chuy n m c ngu n, nó kéo IC TTL lên ít nh t là +2,4V. i n tr kéo lên ti p t c đ a đi n áp lên cao đ n m c +5V, m c này đ m b o ch c ch n l i vào m c H. L i ra c a b chuy n m c n i v i ngu n +12V.
Hình 2-19. B chuy n m c CMOS cho phép s d ng hai lo i ngu n +5V và +12V.
2.2.2. Giao ti p gi a CMOS và TTL
t o ra đ c giao ti p gi a h CMOS và TTL thì ta ph i quan tâm đ n v n đ chuy n m c đi n áp cho t i khi tr ng thái l i ra c a CMOS phù h p v i l i vào c a TTL. Ta ph i đ m b o ch c ch n l i ra tr ng thái L c a CMOS luôn luôn nh h n 0,8 V(đây là đi n áp l i vào l n nh t tr ng thái L c a h TTL). i n áp l i ra tr ng thái H c a CMOS luôn luôn l n h n 2 V(đây là đi n áp l i vào nh nh t tr ng thái H c a h TTL).
ạ Cùng đi n áp cung c p +5V.
Theo s li u k thu t c a IC 74Cxx thì tr ng h p x u nh t dòng l i ra c a CMOS đi u khi n TTL là:
IOL MAX = 360μA ; IOH MAX = - 360μA
i u này có ngh a là đi u khi n CMOS có th cho nh n dòng là 360 μA khi tr ng thái L, đó là dòng vào đ i v i IC TTL lo i Schottky công su t th p. M t khác, đi u khi n CMOS có th cho dòng ngu n 360 μA, nó l n h n m c c n thi t đ đi u khi n dòng vào tr ng thái H. Nh v y h s ghép t i gi a CMOS và 74LS là b ng 1. + 12V T i CMOS TTL h m ch Collector 6,8k + 5V + 5V B chuy n m c 40109 T i CMOS i u khi n TTL + 12V 3,3k
Ch ng 2: C ng logic TTL và CMOS
i v i lo i IC TTL công su t th p thì có dòng l i vào là 180 μA thì h s ghép t i gi a CMOS và 74L là b ng 2.
IC CMOS không th đi u khi n tr c ti p IC TTL tiêu chu n, vì dòng l i vào tr ng thái L yêu c u là 1,6 mA, mà transistor nh n dòng c a IC CMOS có đi n tr x p x 1,11kΩ (tr ng h p x u nh t). Nên đi n áp l i ra c a IC CMOS b ng 1,6 mA x 1,11kΩ = 1,78 V. i n áp này quá l n đ i v i l i vào tr ng thái L c a IC TTL.
- Dùng t ng đ m b ng CMOS.
Hình 2-20. T ng đ m CMOS có th đi u khi n t i TTL tiêu chu n
Hình 2-20 là m ch đi u khi n IC CMOS v i h s t i qua t ng đ m. T ng đ m có dòng ra l n. Ví d IC 74C902 có 6 t ng đ m CMOS, m i t ng đ m có dòng l i ra trong tr ng h p x u nh t là:
IOL MAX = 3.60mA IOH MAX = 800μA (adsbygoogle = window.adsbygoogle || []).push({});
Vì t i TTL tiêu chu n có dòng l i vào tr ng thái L b ng 1,6mA và dòng l i vào tr ng thái H là 48 μA, IC 74C902 có th đi u khi n hai t i TTL tiêu chu n.
Các IC khác đ c dùng làm t ng đ m nh hình 4-19 là IC CD4049A, 4050: đ o; CD405CA: không đ o, 74C901: đ o…
b. Khác đi n áp cung c p.
Các t ng đ m CMOS nh 74C902 có th dùng đi n áp cung c p t +3V đ n +15V và đi n áp l i vào t -0,3 V đ n +15V> i n áp l i vào có th l n h n đi n áp cung c p mà không làm h ng lo i IC dùng làm t ng đ m nàỵ Ví d ta có th dùng đi n áp l i vào tr ng thái H là +12V ngay khi đi n áp cung c p ch b ng 5V.
Hình 4-23 là m ch đi u khi n CMOS dùng đi n áp cung c p +12V, trong khi t ng đ m CMOS có đi n áp cung c p là +5V.
Hình 2-21. i u khi n CMOS ho t đ ng thích h p nh t v i ngu n cung c p +12V.
+ 5V T ng đ m CMOS T i TTL i u khi n CMOS + 5V T ng đ m CMOS T i TTL i u khi n CMOS + 12V
Ch ng 2: C ng logic TTL và CMOS c. Giao di n c a h c c máng. Ta đã bi t IC TTL h m ch Collector, t ng l i ra c a transistor nh n dòng v i c c C th n ị T ng t nh v y đ i v i IC CMOS c ng có h c c máng. Ví d : IC 74C906 có 6 t ng đ m h c c máng. Hình 2-22. T ng đ m CMOS h c c máng làm t ng dòng nh n.
Hình 2-22 là m ch dùng t ng đ m CMOS h c c máng làm giao di n đi u khi n CMOS và t i TTL. i n áp cung c p cho h u h t các t ng đ m là +12V. Tuy v y có th n i t ng đ m h c c máng v i ngu n cung c p +5V qua m t đi n tr kéo lên (pull up) có giá tr 3,3kΩ. Cách n i này có u đi m là c đi u khi n CMOS và t ng đ m CMOS đ u đ c cung c p ngu n +12V, không k l i ra h c c máng giao di n v i TTL
TÓM T T
Ch ng 3 đã trình bày c u trúc, nguyên lý và đ c đi m c a c ng th ng dùng. Xu t phát t th c t m ch đi n đã vi m ch hoá, nên tr ng tâm chú ý nghiên c u c a chúng ta là các c ng đ c vi m ch hoá.
Có 2 lo i vi m ch s ph bi n nh t : TTL và MOS. TTL là công ngh đi n hình trong nhóm công ngh transistor bao g m TTL, HTL, ECL…, MOS là công ngh vi m ch s d ng MOSFET, trong đó đi n hình là MOS…
ng th i trong ch ng 3 c ng đ a ra v n đ giao ti p gi a các h c ng đó v i nhaụ
CÂU H I ÔN T P 1. Ch c n ng c a m ch logic RTL có s đ nh hình v sau: ạ NOR + 5V T ng đ m CMOS h c c máng T i TTL i u khi n CMOS + 12V 3,3k
Ch ng 2: C ng logic TTL và CMOS
b. OR
c. AND
d. NAND
2. V i m ch có s đ nh trong câu h i 1, nh ng đi n áp logic l i vào t ng ng v i các m c logic cao và th p l n l t là 10 V và 0 V thì ch c n ng c a m ch là gì?
ạ NOR
b. OR
c. AND
d. NAND
3. Cho m ch có s đ nh s đ sau, đi n áp logic l i và t ng ng v i các m c logic cao và th p l n l t là 1 V và 0 V, nêu ch c n ng c a m ch?
ạ NOR
b. OR
c. AND
d. NAND
4. Ch c n ng c a diode D3 trong s đ sau là gì?
ạ Cách ly transistor Q3 và Q4 (adsbygoogle = window.adsbygoogle || []).push({});
Ch ng 2: C ng logic TTL và CMOS
c. Ch ng nhi u l i ra
d. Cách ly Q4 kh i m ch ngoài n i vào đ u ra f
5. Ch c n ng c a m ch bi u di n trong s đ nh câu h i 4 s thay đ i th nào n u diode D3 chuy n t i chân base c a transistor Q3 (cathode D3 n i v i base Q3 còn anode n i v i collector Q2)?
ạ Q3 luôn c m
b. Q3 luôn m
c. Ch c n ng c a m ch không thay đ i
d. L i ra luôn tr ng thái treo
6. C ng collector h s ho t đ ng bình th ng nh các c ng logic bình th ng n u :
ạ L i ra đ c n i lên ngu n thông qua m t tr gánh
b. L i ra đ c n i lên ngu n thông qua m t t gánh
c. L i ra n i xu ng đ t thông qua m t tr
d. L i ra n i xu ng đ t thông qua m t t
7. Tác d ng c a tr ng thái tr kháng l i ra cao trong c ng ba tr ng thái là :
ạ a ra m c logic th 3 là trung bình c a hai m c cao và th p
b. Cách ly gi a các l i ra c a các c ng logic khi chúng cùng đ c n i vào m t l i vào
c. Có m c logic th p nh ng tr kháng cao
d. Có m c logic cao nh ng tr kháng cao
8. M ch đi n đ c bi u di n trong s đ sau có còn ho t đ ng nh bình th ng không n u nh diode D1 b n i t t ?
ạ M ch tr thành c ng NAND v i hai tr ng thái l i ra nh các c ng NAND th ng
Ch ng 2: C ng logic TTL và CMOS
c. Tr ng thái l i ra không theo logic c b n nào
d. V n ho t đ ng bình th ng là c ng NAND 3 tr ng thái
9. M ch đi n nh trong câu h i 8 có còn ho t đ ng nh bình th ng không n u nh đi n tr R4 có giá tr b ng 10 k?
ạ Nó s ho t đ ng nh m ch NOR
b. Nó s ho t đ ng nh m ch XOR
c. V n ho t đ ng bình th ng
d. C ba cách tr l i trên đ u sai
10.V i m ch đi n TTL nh s đ trong câu h i 4, hi n t ng gì s x y ra khi m t trong hai l i vào đ l ng?
ạ L i vào này đ c tính logic 0 (adsbygoogle = window.adsbygoogle || []).push({});
b. L i vào này đ c tính logic 1
c. M ch không ho t đ ng
d. C ba cách tr l i trên đ u sai
11.So sánh c ng NOT h MOS và CMOS ta th y :
ạ Công su t tiêu th c a MOS cao h n CMOS
b. Công su t tiêu th c a CMOS cao h n MOS
c. Công su t tiêu th c a hai h nh nhau
d. C ba cách tr l i trên đ u sai
12.Có cho phép đ u vào c a m ch CMOS đ l l ng không? Có th nói đ u vào đ l ng t ng đ ng v i m c cao không?
ạ c- Có th coi là m c 1
b. c- Ph i coi là m c 0
c. Không đ c- m ch ho t đ ng bình th ng thì đ u vào không dùng ph i n i v i m c logic 0
d. Không đ c- m ch ho t đ ng bình th ng thì đ u vào không dùng ph i n i v i m c logic 1
13.C ng truy n d n là c ng
ạ Ch cho phép tín hi u s đi qua theo m t chi u nh t đnh
b. Ch cho phép tín hi u s đi qua theo hai chi u
c. Ch cho phép tín hi u t ng t đi qua theo m t chi u nh t đnh
Ch ng 2: C ng logic TTL và CMOS 14. u đi m c a các c ng logic h ECL là ạ T n s công tác nhanh b. i n áp ngu n nuôi th p c. Công su t tiêu th th p d. ch ng nhi u cao
Ch ng 3: M ch logic t h p
CH姶愛NG 3: M萎CH LOGIC T蔚 H営P
GI I THI U CHUNG
Các hàm logic đ c th c hi n nh các h v t lý g i là các h logic hay là các m ch logic. Trong ch ng 3 chúng ta đ c p đ n các m ch logic t h p, t c là các m ch mà tín hi u đ u ra ch ph thu c vào tín hi u đ u vào c a m ch t i th i đi m đang xét. Nói cách khác, các tín hi u ra không ph thu c vào "l ch s " c a tín hi u vào tr c đó, ngh a là các h này làm vi c theo nguyên t c không có nh . Ho t đ ng c a các m ch t h p đ c mô t b ng các b ng tr ng thái ho c b ng các hàm chuy n m ch logic đ c tr ng cho quan h gi a các đ i l ng vào và ra c a h th ng. V m t c u trúc, các m ch t h p không ch a m t thi t b ho c m t ph n t nh thông tin nào c .
Trong ch ng này đ c p đ n các m ch đi n c th th c hi n các ch c n ng khác nhau c a h th ng s . Các m ch đi n này đ c thi t k d a trên các c ng logic t h p. Các c ng logic này đ c tích h p trong m t IC c v a (MSI) có ch a kho ng vài ch c t i vài tr m các các c ng logic c s đó đ c xét đ n ch ng 3. Nh ng linh ki n này đ c ch t o nh m th c hi n m t s các ho t đ ng thu nh n, truy n t i, bi n đ i các d li u thông qua tín hi u nh phân, x lý chúng theo m t ph ng th c nào đó.
Ph n đ u c a ch ng gi i thi u cách phân tích và thi t k các m ch logic t h p đ n gi n. Ph n ti p theo gi i thi u v Hazard trong m ch logic t h p. ây là ph n r t quan tr ng khi thi t k m ch. N u không đ ý đ n hi n t ng này có th d n đ n s làm vi c sai l ch c a c h th ng. Phân tích và nh n d ng Hazard có ý ngh a r t quan tr ng không nh ng trong t ng h p các h logic mà c trong t đ ng ch n đoán tr ng thái làm vi c c a chúng.
Ph n ti p theo gi i thi u m t s m ch t h p thông d ng trong các h th ng s : - Mã hoá và gi i mã các lu ng d li u nh phân.
- H p kênh và phân kênh đ ch n ho c chia tách các lu ng s nh phân theo nh ng yêu c u nh t đnh đ đnh tuy n cho chúng trong vi c truy n d n thông tin,
- Các m ch c ng, tr .
- Các phép so sánh s đ đánh giá đnh tính và đnh l ng tr ng s c a các s nh phân. - M ch t o và ki m tra tính ch n l .
Ch ng 3: M ch logic t h p
N I DUNG (adsbygoogle = window.adsbygoogle || []).push({});
3.1 KHÁI NI M CHUNG
C n c vào đ c đi m và ch c n ng logic, các m ch s đ c chia thành 2 lo i chính: m ch t