IV. Vi mạch trao đổi tin song son g nối tiếp không đồng bộ 8251A:
b. Các thanh ghi trạng thái:
Có 3 thanh ghi trạng thái tường trình đến CPU những gì đang xảy ra ở những vùng khác nhau của UART.
b1. Thanh ghi trạng thái đường dây: (Line Status Register)
Tám bit thanh ghi này tường trình đến CPU những thông tin trạng thái về sự chuyển biến dữ liệu.
Bit Chũ viết tắt Tên gọi 0 DR Data set ready 1 OE Overrun error 2 PE Parity error 3 FE Frame error 4 BI Break interrup
6 TSRE Tx shift register empty 7 = 0
- Bit 0 : Đây là bit thông báo dữ liệu thu đã sẵn sàng. Nó SET lên một bất kỳ khi nào 1 ký tự vừa mới được nhận và chuyển vào bên trong thanh ghi vùng đệm thu. Bit 0 có thể Reset trở về 0 bằng việc đọc dữ liệu thu từ thanh ghi đệm thu hoặc ghi mức 0 lên nó.
- Bit 1 : Bit này thông báo lỗi tràn. Nó thông báo là dữ liệu bên trong thanh ghi đệm thu chưa được đọc trước khi ký tự kế tiếp được đến, vì vậy nó sẽ phá hỏng ký tự trước.
- Bit 2 : là bit báo lỗi cực tính, thông báo đã thu một ký tự không đúng chẳn (hoặc lẻ) như đã được chọn trong Bit chọn lựa trong Bit chọn lựa chẳn lẻ ở thanh ghi điều khiển đường dây.
- Bit 3 : Là bit báo lỗi Frame, nó thông báo đã thu một ký tự không có Stop bit.
- Bit 4 : là một ngắt của phần thu, nó được Set lên 1 bất kỳ khi nào ngõ vào thu dữ liệu ở mức 0 lâu hơn thời gian chiều dài của 1 từ.
- Bit 5 : Bit này thông báo thanh ghi đệm phát rỗng. Nó báo cho bộ điều khiển là sẵn sàng nhận một ký tự mới để phát đi. Bit này Set lên mức 1 khi 1 ký tự nữa mới được chuyển từ thanh ghi lưu giữ phần phát. Nó được Set trở về mức 0 khi CPU nạp một từ mới vào thanh ghi lưu giữ phần phát.
- Bit 6 : Bit này cũng báo phần đệm phát rỗng. Nó được Set lên 1 bất kỳ khi nào mà cả hai thanh ghi đệm phát và thanh ghi dịch chuyển phần phát đều rỗng. Nó được Reset trở về mức 0 khi THR và TSR được chứa ký tự dữ liệu.
- Bit 7 : không dùng.