TẠI SAO ĐỊNH CẤU HÌNH (configuration)?

Một phần của tài liệu luận văn tìm hiểu ngôn ngữ vhdl viết chương trình thiết kê mạch cộng 8 bit song song cho 2 toán hạng (Trang 65 - 66)

- TOP làm ột generic.

7.2. TẠI SAO ĐỊNH CẤU HÌNH (configuration)?

Đây là hai lý do chính:

1. Đôi khi nó có thể tiện lợi đểđặc tả nhiều phép chiếu (view) cho một thực thểđơn (single entity) và sử dụng một trong các phép chiếu này để mô phỏng. Điều này có thểđược thực hiện dễ dàng bằng các đặc tả một thân kiến trúc (architecture body) cho từng phép chiếu (view) và dùng một cấu hình (configuration) để liên kết (bind) thân kiến trúc (architecture body) đã mô tả. Ví dụ, ở đây có thể có ba thân kiến trúc (architecture body), gọi là FA_BEH, FA_STR, và FA_MIXED, tương ứng với một thực thể (entity) FULL_ADDER. Một kiến trúc (architecture) bất kỳ có thể được chọn để mô phỏng bằng cách đặc tả một cấu hình (configuration) thích hợp.

2. Tương tự trường hợp trên, có thể mô tả bằng cách kết nối (associate) một thành phần

(component) với một tập thực thể (entity) bất kỳ. Khai báo thành phần (component declaration) có thể gồm có tên thành phần (component) và tên, kiểu, số lượng cổng và các generic khác từ các cổng này của thực thể của nó.

Ví dụ: khai báo một thành phần (component) sử dụng trong thiết kế: component OR2

port(A,B: in BIT; Z: out BIT); end component;

và các thực thể mà thành phần trên có thể bị buộc (bound) là: entity OR_GENERIC is

port(N: out BIT; L,M: in BIT); end OR_GENERIC;

entity OR_HS is

Port(X,Y: in BIT; Z: out BIT); end OR_HS;

Tên thành phần, tên thực thể, cũng như tên cổng và thứ tự của chúng là khác nhau. Trong trường hợp chúng ta có thể dùng thực thể (entity) OR_HS cho thành phần (component) OR2, và trong trường hợp khác, là thực thể OR_GENERIC. Điều này có thểđược thực hiện bằng các đặc tả một cấu hình phù hợp cho thành phần (component). Lợi thế là ở chỗ khi các thành phần được sử dụng trong thiết kế, cho các thành phần và các cổng giao tiếp của chúng có thểđược sử dụng tên tùy ý, và sau đó có thểđược buộc (bound) tới các thực thể (entity) trước khi mô phỏng (simulation). Vì vậy một cấu hình được dùng để nối từng cặp như sau:

- Một thân kiến trúc (architecture body) tới khai báo thực thể (entity declaration) của nó. - Một thành phần (component) với một thực thể (entity).

Chú ý: một cấu hình không có bất kỳ một ngữ nghĩa mô phỏng nào kết hợp với nó; nó chỉđặc tả một thực thể mức cao nhất (top-level entity) được tổ chức như thế nào trong giới hạn (term) của các thực thể mức thấp hơn (lower-level entities) bằng cách đặc tả sự ràng buộc (binding) giữa các thực thể. Ngôn ngữ cung cấp hai cách để biểu diễn sự ràng buộc này:

1. Bằng cách dùng đặc tả cấu hình 2. Bằng cách dùng khai báo cấu hình

Một phần của tài liệu luận văn tìm hiểu ngôn ngữ vhdl viết chương trình thiết kê mạch cộng 8 bit song song cho 2 toán hạng (Trang 65 - 66)

Tải bản đầy đủ (PDF)

(103 trang)