Để dễ dàng phối ghép đường truyền nối tiếp với hệ vi xử lý, và giảm tối đa các mạch phụ kiện bên ngoài, các nhà sản xuất đã chế tạo ra các vi mạch cỡ lớn lập trình được nhằm thực hiện phần lớn các công việc trong khi phối ghép. Đó là mạch thu phát bất đồng bộ vạn năng UART. Như vậy, việc truyền thông tin nối tiếp bất đồng bộ có thể được thực hiện được bởi 1 UART ở nơi phát và 1 UART ở đầu thu. Sau đây là một số vi mạch UART LSI thông dụng.
UART 6042 của Intersil: Có thể lập trình điều khiển phần cứng, loại CMOS. UART 6042 được mô tả tổng quát như sau:
UART 6042 là loại IC CMOS /LSI dùng để giao tiếp với máy tính hoặc uP qua kênh dữ liệu nối tiếp bất đồng bộ. Máy thu chuyển đổi các bit start, kí tự dữ liệu , bit Parity, và bit stop thành dữ liệu song song, sau đó kiểm tra lỗi. Máy phát đổi dữ liệu song song thành nối tiếp và tự động thêm vào các bit start, stop và Parity. Chiều dài của các ký tự dữ liệu có thể là 5,6,7 hoặc 8 bit. Parity có thể là chẳn hay lẻ, việc kiểm tra và tạo bit Parity có thể được bỏ qua. Có thể có 1 hay 2 bit stop (hoặc 1 và 1,5 bit khi phát mã 5 bit).
UART6850 của Motorola:Vi mạch 6850 có 24 chân và thuộc loại NMOS, nó có những đặc tính sau:
-Có thể truyền 8 hoặc 9 bit.
-Có thể chọn Parity là chẳn hay lẻ. -Kiểm tra lỗi Parity, lỗi tràn, lỗi khung.
-Có thể chọn các mode hoạt động với tần số xung clock chia cho hệ số chia là 1, 16 hay 64.
-Tốc độ truyền dữ liệu lên tới 500Kbps
-Có các chức năng điều khiển ngoại vi, modem. -Có một hay 2 bit stop.
-Có bộ đệm kép.
UART 8250A:
Vi mạch 8250A là một UART được dùng khá rộng rãi trong các máy tính IBM PC tại đầu ra của cổng nối tiếp (Cổng COM) theo chuẩn RS 232.
8250A có 3 chân chọn địa chỉ là A2,A1,A0 để chọn các thanh ghi bên trong của UART. Các chân XTAL1,2 dùng để nối đến thạch anh bên ngoài, ngoài ra còn một số chân báo hiệu khác như chân RLSD để báo tìm thấy sóng mang, hoặc chân RI để MODEM thông báo có xung réo chuông. Chân MS (Master Reset) nối vào tín hiệu Reset có tác dụng xóa tất cả các thanh ghi trong 8250A trừ thanh ghi đệm thu, thanh ghi đệm phát và các thanh ghi cho LSB và MSB của số chia. Sau khi nhận được tín hiệu Reset, mach 8250A phải được khởi đầu thông qua việc ghi vào thanh ghi điều khiển.
2 A1 A0 DLA Tên thanh ghi
0 0 0 0 Thanh ghi đệm thu(RBR), thanh ghi giữ phát(THR)
0 0 1 0 Thanh ghi cho phép tạo yêu cầu ngắt(IER) 0 0 0 1 Thanh ghi số chia phần thấp(LSB)
0 0 1 1 Thanh ghi số chia phần cao(MSB)
0 1 0 X Thanh ghi nhận dạng nguồn gốc yêu cầu ngắt(HR)
0 1 1 X Thanh ghi điều khiển đường dây(LCR) 1 0 0 X Thanh ghi đều khiển Modem (MCR) 1 0 1 X Thanh ghi trạng thái đường dây (LSR) 1 1 0 X Thanh ghi trạng thái Modem (MSR) 1 1 1 X Thanh ghi nháp (Dành cho CPU) Hình 2.5 : Dịa chỉ các thanh ghi trong 8250A
Tốc độ truyền được tính bằng công thức: Số chia=(Tần số vào)/(Tốc độ phát*16)
- Thanh ghi điều khiển đường truyền LCR (Line Cotrol register): Thanh ghi LCR định nghĩa khuôn dạng dữ liệu truyền đi trên đường truyền. Dạng thức của thanh ghi được biểu diễn như hình vẽ.
Khi bit D2=1, nếu mã ký tự là 5 bit thì sẽ tạo/kiểm tra 1,5 bit stop, còn nếu mã ký tự là 6, 7 hay 8 bit thì sẽ tạo/kiểm tra 2 bit stop.
-Thanh ghi đệm giữ phát THR (Transmitter Holding Register): Ký tự cần phát đi phải được ghi từ CPU vào thanh ghi THR khi bit DLAB=0. Khi truyền thì 8250A sẽ lấy ký tự đóng khung theo khuôn dạng đã được định nghĩa trong LCR và truyền từng bit ra chân Sout
-Thanh ghi đệm thu RBR (Receiver Buffer register): RBR là nơi chứa ký tự mà 8250A nhận được để CPU truy cập đến. CPU chỉ đọcđược ký tự trong thanh ghi đệm thu khi bit DLAB=0.
-Thanh ghi cho phép tạo yêu cầu ngắt IER (Interrupt Enable Register): Cho phép hoặc cấm các nguồn gây ngắt đến CPU.
-Thanh ghi trạng thái đường truyền:(LSR)Cho bết trạng thái của việc truyền tín hiệu trên đueoèng dây.Khuôn dạng thanh ghi như hình vẽ:
0 TSRE THRE BI FE PE OE RxDR
- Bit D0: cho biết bộ đệm thu đã sẵn sàng.
Khi D0=1 báo đã nhận được 1 ký tự và chứa trong bộ đệm thu RBR.Khi CPU đọc thanh ghi đệm thu thì D0 bị xoá về 0.
- Bit D1: báo lỗi do thu đè.
- Bit D2: báo kiểm tra chẵn lé sai. Bit D3: báo sai khung.
Bit i u kh n gián o nđ ề ể đ ạ
D1 D0
DLAB SBCB SP EPS PEN STB WLS1 WLS0
D7 D6 D5 D4 D3 D2 Ch n dài tọ độ ừ 00 : 5 bit 01 : 6 bit 10 : 7 bit 11 : 8 bit S bit stopố 0 : 1 bit 1 : 1,5 bit 2 bit
Cho phép/C m t o/Ki m tra Parity ấ ạ ể 1:cho phép,0:c mấ
Cho phép t o/Ki m tra ch n l ạ ể ẵ ẻ 1:Parity ch n 0:Parity lẵ ẻ Bit truy nh p ậ s chiaố 1:Truy nh p s ậ ố chia 0: Truy nh p ậ IER, THR, RBR 1: Bu t Sout = 0 ộ 0:Khônh ho t ngạ độ 1: Đảo Parity 0: Không ho t ngạ độ D7 D0
Bit D4: báo có sự gián đoạn trong khi truyền. Bit D5: báo thanh ghi dữ phát rỗng.
Bit D6: báo thanh ghi dịch phát rỗng.