Hỡnh 3.7. Cỏc chõn tớn hiệu của 8088
kênh của bus A/D phần thấp của bit địa chỉ
ngắt che đ−ợc
che đ−ợc: Tớn hiệu ngắt từ lỗi cổng, lỗi bộ nhớ, lỗi
+ D0 - AD7: Các chân dồn
+ A8..A15: Các bit phần cao
+ A16..A19: 4 đ−ờng dồn kênh của bus C/A cao
+ INTR: Tín hiệu yêu cầu
+ NMI: Tín hiệu ngắt không RAM CMOS.
+ RESET: Tín hiệu khởi động lại 8088: Khi chõn này ở mức cao trong 4 clk CPU sẽ khởi động lại
CLK: Tín hi
+ ệu xung nhịp đồng hồ.
+
làm việc với bộ nhớ hay thiết bị ngoại vi INTA: Chấp nhận ngắt
+ HOLD: Yêu cầu treo CPU
+ HLDA: Tớn hiệu ch n ình DMA
+ DT/R: Tớn hiệu r iề h hiều của bus dữ liệu để chọn chiều chuyển vận của d iệ ờ ao khi vi xử lý chấp nhận treo.
MIN/MAX: Ở chế độ MIN chõn này nối thẳng +5V khụng qua điện trở. Trong
+
ới nhau để chỉ ra việc truy nhập thanh ghi đoạn.
S4 S3 Truy nhập đến
+ READY: tớn hiệu vào, báo cho CPU biết tình trạng sẵn sàng của thiết bị ngoại vi.
+ RD: Xung cho phép đọc WR: Xung cho phép viết
+ IO/M: Tín hiệu phân biệt
+
ra, ấp hận treo cho quá tr a đ u k iển cỏc đệm 2 c
ữ l u tr n bus D. Chõn này ở trạng thỏi c
+
chếđộ min cú thể hoạt động như 8085.
Cỏc bit trạng thỏi: S6 = 0 liờn tục, S5 phản ảnh giỏ trị bit IF của thanh ghi cờ, S3 và S4 phối hợp v Bảng 3.1 í nghĩa bit S3 và S4 0 0 Đoạn dữ liệu phụ 0 1 Đoạn ngăn xếp 1 0 Đoạn mó hoặc khụng đoạn nào 1 1 Đoạn dữ liệu
+ DEN: Tớn hiệu ra tỏc động ở mức thấp, bỏo cho bờn ngoài biết lỳc này trờn bus dồn kờnh AD cú dữ liệu ổn định. Chõn này ở trạng thỏi trở khỏng cao khi vi xử lý chấp nhận treo.
ALE: Xung cho phép chốt địa chỉ. Khi ALE=1 bus dồn kênh sử dụng cho địa chỉ. Khi CPU treo thì ALE=0.
ộ vi xử lý 8 bit
c phải thực nh với tất cả các loại vi xử lý đều bao gồm 2 phần cơ bản:
byte , nghĩa là có thể mã hoá gần 216 lệnh khác nhau.
ể là nội dung các thanh ghi bên trong bộ vi xử lý, có thể là nội D:
ADD AL, [1020h]
ùng hệ 2 hoặc 16. Phát triển ơn dùng ngôn ngữ gợi nhớ, dùng ngôn ngữ bậc cao.
máy } iữa các khâu biển đổi là các ch−ơng trình dịch