V 0= ref (B020 + B121 + + Bn2n)/2n+
LƯỜNG VĂ đ IỀU KHIỂN
7.1 Giới thiệu về cấu trúc mây tắnh:
Hình 7.1 trình băy câc bộ phận trắn bo mạch chắnh của hệ thống mây vi tắnh (MVT). MVT lă một hệ thống vi xử lý bao gồm một bộ xử lý trung tđm CPU, câc bộ nhớ ROM, RAM, câc vi mạch ghĩp nối song song, nối tiếp, câc bộ ựiều khiển ngắt vă DMA Ầ.
Hình 7.1 vă 7.2 cho thấy MVT có ra sẵn một số câc cổng cho phĩp ghĩp nối với câc thiết bị văo ra cơ bản (như măn hình, băn phắm, chuột, mây inẦ) vă câc cổng văo ra khâc (như cổng USP, khe cắm mở rộng ISA/PCI slots) . Do ựó một vấn ựề ựặt ra lă phải thiết kế câc mạch ghĩp nối giữa TBNV với câc cổng năy, phục vụ cho việc ựo lường vă ựiều khiển một hệ thống tự ựộng hóa.
Chú ý rằng VXL chỉ có một bus dữ liệu, trong khi có rất nhiều thiết bị ngoại vi vă ô nhớ cùng muốn trao ựổi dữ liệu với VXL qua bus năy. Do ựó mỗi thiết bị ngoại vi sẽ ựược cấp một ựịa chỉ riắng biệt, cho phĩp nó lăm việc với VXL khi ựịa chỉ riắng biệt ựó ựược ựưa ra trắn bus ựịa chỉ. Bảng 7.1 trình băy câc ựịa chỉ văo ra cơ bản cho câc thiết bị ngoại vi trong mây vi tắnh IPM.
Bảng 7.1: địa chỉ văo/ra cơ bản cho câc thiết bị trong câc mây vi tắnh IPM PC
Base Address Device
Tăi liệu môn học: Ghĩp nối vă ựiều khiển thiết bị ngoại vi
70 - 7F Real Time Clock, NMI mask 80 - 9F DMA Page Register, 74LS612
87 DMA Channel 0 83 DMA Channel 1 81 DMA Channel 2 82 DMA Channel 3 8B DMA Channel 5 89 DMA Channel 6 8A DMA Channel 7 8F Refresh
A0 - BF Second Interrupt Controller 8259A, Slave C0 - DF Second DMA Controller 8237 A-5
F0 Clear 80287 Busy
F1 Reset 80287
F8 - FF 80287 Math coprocessor
170-177 Secondary ATA Hard Disk Controller 1F0 - 1F7 Primary ATA Hard Disk Controller 200 - 20F Game Controller/Joystick
210 - 217 Expansion Unit 278 - 27F LPT2 Parallel port
280 - 29F LCD on Wyse 2108 PC SMC Elite default factory setting 2E8 Ờ 2EF COM4
2E1 GPIB Adapter 0
2F8 - 2FF COM2
2E2 Ờ 2E3 Data acquisition 300 - 31F Prototype Card
300 - 31F 3Com EtherLink default factory setting 320 - 32F XT Hard disk interface
378 - 37F LPT1 Parallel port
380 Ờ 38C SLDC/Secondary Bi-sync interface 3A0 Ờ 3A9 Primary Bi-sync interface
3B0 Ờ 3BB Monochrome display 3C0 Ờ 3CF EGA display control
3D0 Ờ 3DF Color/Graphics Display (CGA) 3E8 Ờ 3EF COM3
Tăi liệu môn học: Ghĩp nối vă ựiều khiển thiết bị ngoại vi
7.2 Thiết kế mạch ghĩp nối giữa hệ thống tựựộng hóa với câc cổng của mây vi tắnh mây vi tắnh
Có thể nói việc ứng dụng mây vi tắnh trong việc ựiều khiển tự ựộng một hệ thống thực tế lă rất ựa dạng. Dưới ựđy lă một văi ứng dụng ựó, ựược giao cho sinh viắn tự tìm hiểu, thiết kế vă trình băy.
đề tăi 1: THIẾT KẾ MẠCH GHĨP NỐI CỔNG MÂY IN LPT1 đỂ đO CĐN đIỆN TỬ ÔTÔ.
đề tăi 2: THIẾT KẾ MẠCH GHĨP NỐI KHE CẮM MỞ RỘNG đỂ đO VĂ đIỀU KHIỂN TỐC đỘ đỘNG CƠ đIỆN MỘT CHIỀU đM.
đề tăi 3: THIẾT KẾ MỘT KIT VI đIỀU KHIỂN 89C51 CÓ GHĨP NỐI CỔNG NỐI TIẾP COM1 CỦA MÂY TÍNH đỂ đO NHIỆT đỘ VĂ BÂO CHÂY.
đề tăi 4: THIẾT KẾ MẠCH GHĨP NỐI CỔNG NỐI TIẾP RS232 đỂ đO ÂNH SÂNG VĂ đIỀU KHIỂN đỈN. (adsbygoogle = window.adsbygoogle || []).push({});
đề tăi 5: THIẾT KẾ MỘT KIT VI đIỀU KHIỂN PIC 16F877 CÓ GHĨP NỐI CỔNG NỐI TIẾP COM1 CỦA MÂY TÍNH đỂ đO VĂ đIỀU KHIỂN NỒNG đỘ ÔXY TRONG KHÔNG KHÍ.
đề tăi 6: THIẾT KẾ MẠCH GHĨP NỐI CỔNG NỐI TIẾP đA NĂNG USB đỂ đIỀU KHIỂN MỘT HĂNH TRÌNH DÙNG đỘNG CƠ BƯỚC.
đề tăi 6: Thiết kế một mạch ghĩp nối với cổng ựa năng USB dùng ựểựiều khiển hănh trình ựộng cơ bước