4 32 Level
4.1.1 Đồng chỉnh dơng
Khi tốc độ của VC-4 là thấp hơn tốc độ của khung truyền dẫn (có nhghĩa là lúc đó khung truyền dẫn đ đã ợc tạo ra nhng dữ liệu của VC-4 cha có) để bù lại VC-4 sẽ đ- ợc bắt đầu ở vị trí chậm hơn 3 byte trong khung truyền dẫn tơng ứng ta gọi đó là đồng chỉnh dơng. Trong khung truyền dẫn SDH lúc này sẽ có 3 byte không đợc sử dụng (để trống). Đó là các byte ngay sau con trỏ AU-4 trong phần SOH.
Do thời gian truyền 1 byte là 0.65às cho nên thời gian trể là; 3 x 0.65 ≈ 2às. Nguyên lý đồng chỉnh dơng đợc mô tả nh hình 4.1.a.
4.1.2. Đồng chỉnh âm.
Tơng tự nh đồng chỉnh dơng khi tốc độ của VC-4 cao hơn tốc độ của khung truyền dẫn ( nghĩa là phần dữ liệu VC-4 đ tạo xong mà chã a tạo đợc khung truyền dẫn ) thì lúc này VC-4 sẽ bắt đầu tại vị trí sớm hơn 3byte so với khung truyền dẫn tơng ứng. 3byte đó sẽ chiếm vị trí trống của 3 byte H3 trong phần con trỏ AU-4 và tất cả dữ lệu đều đợc dịch lên sớm hơn 3 byte về phía con trỏ AU-4. Gía trị của con trỏ lúc này giảm đi 1 gọi là đồng chỉnh âm
Vì thời gian truyền 1 byte là 0.65 às nên thời gian truyền sớm hơn là: 3 x 0.65 ≈ 2 às. Nguyên lý đồng chỉnh âm đợc trình bày trong (hình 4.1.b.)
PT(n) A PT(n) A Khung n PT(n) A PT(n) A Khung n+1` PT(n+1) A B TT(n-1) A Khung n+2 PT(n+1) A PT(n-1) A Khung n+3 a. Đồng chỉnh dơng b. Đồng chỉnh âm Hình 4.1. Qúa trình đồng chỉn âm và đồng chỉnh dơng.
Trong đó: PT (n) : Con trỏ có giá trị n
A: 3byte đợc sử dụng trong trờng hợp nhồi âm. B : 3 byte đợc sử dụng trong trờng hợp nhồi dong.