Theo phơng pháp này tín hiệu analog UA đợc dồng thời đa đến các bộ so sánh S1...Sn. Điện áp chuẩn UR đợc đa đến đầu voà thứ hai của các bộ so sánh qua thanh điện trở R. Điều này làm cho mức điện áp chuẩn tại đầu vào của các bộ so sánh cạnh nhau sẽ khác nhau một đại lợng không đổi và giảm dần từ S1
Với UAna là giá trị max của điện áp đầu vào ADC ULSB hoặc Q gọi là mức lợng tử
UAna 2N-1 Q = ULSB =
chuẩn UR lấy trên thang điện trở sẽ có mức logic 1 còn các đầu ra còn lại sẽ có mức logic 0. Tất cả các đầu ra của bộ so sánh đợc nối với mạch AND, đầu vào còn lại của tất cả các mạch AND này đợc nối với bộ tạo xung nhịp. Nh vậy, sau một chu kỳ xung sẽ có một tín hiệu đợc chuyển đổi đa đến đầu ra.
Hình 2.38 : Sơ đồ nguyên lý của bộ ADC chuyển đổi song song
Phơng pháp chuyển đổi song song có tốc độ chuyển đổi rất nhanh, vì vậy phơng pháp này còn đợc gọi là phơng pháp mã hoá Flash. Thời gian trễ từ đầu vào tới đầu ra bằng tổng thời gian trễ của bộ mã hoá và bộ so sánh. Tuy nhiên, tổng số bộ so sánh cần dùng cần dùng là 2n-1 bộ. Số lợng bộ so sánh sẽ tăng lên khi số mức chuyển đổi tăng. Vì vậy kết cấu của bộ ADC này khá phức tạp và có giá thành cao. Vì vậy, phơng pháp này chỉ đợc sử dụng trong các ứng dụng có yêu cầu mức chuyển đổi nhỏ với tốc độ nhanh.