6.5 IC 74LS192: bộ đếm thập phân thuận nghịch

Một phần của tài liệu Thiết kế hệ thống hẹn giờ cho thiết bị điện (Trang 40 - 42)

Hình 1.47: Sơ đồ chân ra 74LS192.

P0, P1, P2, P3: các đầu vào đặt trước dữ liệu. Q0, Q1, Q2, Q3: các

đầu ra nhị phân của bộ đếm BCD. PL: đầu vào cho phép đặt dữ liệu hoạt động ở mức tích cực thấp. MR: đầu vào xoá dữ liệu ở đầu ra về 0000 , hoạt động ở mức tích cực cao. CPU,CPD: đầu vào cho phép đếm thuận, đếm nghịch. TCU, TCD: tín hiệu ra của bộ đếm khi đếm thuận, đếm nghịch.

b. Cấu trúc bên trong:

Hình 1.48: Cấu trúc bên trong 74LS192.

c. Hoạt động:

Là bộ đếm BCD thuận nghịch lập trình được. 74LS192 là bộ đếm MOD 10 nhưng ta có thể đấu nối các cách khác nhau để đếm được các MOD khác: MOD 2, MOD 3, MOD 5, … Hoạt động của 74LS192 được mô tả trong bảng 1.27. MR CPU CPD PL P0 P1 P2 P3 Q0 Q1 Q2 Q3 TCU TCD 1        0 0 0 0 1 1 0   0     P0 P1 P2 P3 1 1 0 1 1     Đếm lùi 0 * 0 1 1     Đếm tiến * 0 Bảng 1.27: Bảng tóm tắt hoạt động IC 74LS192.

Trong đó: * có thể là mức cao hoặc mức thấp (nhưng xác định được).

- Khi chân ML ở mức cao các lối ra nhị phân sẽ reset về mức thấp - Khi chân ML ở mức thấp bộ đếm có thể thực hiện các chức năng sau:

+ Nếu chân PL ở mức thấp thì bộ đếm đặt dữ liệu cho các lối ra Q0

, Q1, Q2, Q3 bằng chính dữ liệu của các lối vào P0, P1, P2, P3.

+ Nếu chân CPU có xung vuông tác động vào, đồng thời các chân CPD và PL ở mức cao thì bộ đếm thực hiên đếm tiến. Khi đếm đến 9 nó lại quay về trạng thái 0 ban đầu, lúc này chân TCU từ mức thấp chuyển sang mức cao và lặp lại một chu kì mới.

+ Nếu chân CPD có xung vuông tác động vào, đồng thời các chân CPU và PL ở mức cao thì bộ đếm thực hiện đếm lùi. Khi đếm đến 0 nó lại quay về trạng thái 9, lúc này chân TCU từ mức thấp chuyển sang mức cao và lặp lại một chu kì mới.

Một phần của tài liệu Thiết kế hệ thống hẹn giờ cho thiết bị điện (Trang 40 - 42)

Tải bản đầy đủ (DOC)

(53 trang)
w